自己寫的單片機(jī)串并口通訊程序，基于三星44b0的。包括中斷模式，dma模式
標(biāo)簽： 單片機(jī) 并口 通訊程序
上傳時(shí)間： 2014-01-24
上傳用戶：ruixue198909
使用AVR的云臺(tái)控制器程序,通過串口和PC機(jī)通訊實(shí)現(xiàn)在監(jiān)控電腦上控制攝像機(jī)云臺(tái).通過SPI口進(jìn)行串并轉(zhuǎn)換實(shí)現(xiàn)單片機(jī)IO擴(kuò)展.
標(biāo)簽： AVR SPI 控制器 串口
上傳時(shí)間： 2014-01-26
上傳用戶：comua
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
一個(gè)可以計(jì)算分壓電路的源碼。 可透過輸出與輸入電壓，計(jì)算電阻的大小；或透過輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
VC++ 和VB串并口開發(fā)技術(shù)工程應(yīng)用實(shí)例導(dǎo)航》一書的配套源代碼串口編程
標(biāo)簽： VC 并口 工程 導(dǎo)航
上傳時(shí)間： 2013-12-18
上傳用戶：戀天使569
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
Verilog源代碼,實(shí)現(xiàn)串并轉(zhuǎn)換，學(xué)Verilog的不錯(cuò)的基本例程
標(biāo)簽： Verilog 源代碼 串并轉(zhuǎn)換
上傳時(shí)間： 2016-05-04
上傳用戶：xymbian
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
續(xù)MS_51單片機(jī)的串并型擴(kuò)展,有用的,文擋是PPT
標(biāo)簽： MS 51 單片機(jī)
上傳用戶：shizhanincc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
