Verilog源代碼,實現(xiàn)串并轉(zhuǎn)換，學Verilog的不錯的基本例程
資源簡介：Verilog源代碼,實現(xiàn)串并轉(zhuǎn)換，學Verilog的不錯的基本例程
上傳時間： 2016-05-04
上傳用戶：xymbian
資源簡介：串并轉(zhuǎn)換源代碼．串 并轉(zhuǎn)換源代碼．
上傳時間： 2014-01-14
上傳用戶：dbs012280
資源簡介：一個可綜合的串并轉(zhuǎn)換接口Verilog源代碼
上傳時間： 2014-01-07
上傳用戶：txfyddz
資源簡介：Verilog HDL編寫的串并轉(zhuǎn)換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
上傳時間： 2014-01-15
上傳用戶：lanwei
資源簡介：使用AVR的云臺控制器程序,通過串口和PC機通訊實現(xiàn)在監(jiān)控電腦上控制攝像機云臺.通過SPI口進行串并轉(zhuǎn)換實現(xiàn)單片機IO擴展.
上傳時間： 2014-01-26
上傳用戶：comua
資源簡介：用matlab程序模擬實現(xiàn)cdma系統(tǒng)的整個過程。包括并串、串并轉(zhuǎn)換，m序列的產(chǎn)生，直接擴頻、解擴，qpsk的調(diào)制解調(diào)，載波調(diào)制解調(diào)等。
上傳時間： 2016-12-14
上傳用戶：stvnash
資源簡介：用VHDL實現(xiàn)的基帶信號進行MPSK調(diào)制 及串并轉(zhuǎn)換
上傳時間： 2014-01-15
上傳用戶：hzy5825468
資源簡介：高速串并轉(zhuǎn)換器的設計是FPGA 設計的一個重要方面,傳統(tǒng)設計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設計方法和16...
上傳時間： 2013-11-03
上傳用戶：王小奇
資源簡介：高速串并轉(zhuǎn)換器的設計是FPGA 設計的一個重要方面,傳統(tǒng)設計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設計方法和16...
上傳時間： 2013-11-17
上傳用戶：hxy200501
資源簡介：VHDL串并轉(zhuǎn)換源程序，可以實現(xiàn)信號在串行和并行間的轉(zhuǎn)換。
上傳時間： 2013-12-14
上傳用戶：yuchunhai1990
資源簡介：串并轉(zhuǎn)換功能，采用Verilog語言編寫，包括測試文件，與大家分享，供大家參考
上傳時間： 2017-05-25
上傳用戶：源碼3
資源簡介：用匯編寫的串并轉(zhuǎn)換程序，在masm 下調(diào)試
上傳時間： 2015-05-01
上傳用戶：klin3139
資源簡介：用VHDL編寫的并串轉(zhuǎn)換和串并轉(zhuǎn)換實例，希望對您有所幫助，其中輸入數(shù)據(jù)是時鐘的16倍
上傳時間： 2015-06-08
上傳用戶：1079836864
資源簡介：通過多通道串-并轉(zhuǎn)換器將多個同步串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)
上傳時間： 2013-12-25
上傳用戶：z754970244
資源簡介：本文分別以GPI0口直接連接、串并轉(zhuǎn)換連接、CPLD分部連接三種方法闡述了無外部總線的Philips ARM微控制器LPC2l0X與點陣圖形液晶顯示器的接口設計,并給出了硬件電路框圖和主要程序。
上傳時間： 2014-01-22
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：QPSK詳細的調(diào)制解調(diào)程序。包括串并轉(zhuǎn)換，判決等等。
上傳時間： 2015-11-27
上傳用戶：wff
資源簡介：shangjiao6.m為主程序；pcode.m為產(chǎn)生偽碼的子程序；bu.m為進行補0的子程序（為了使得進行FFT和IFFT的點數(shù)滿足2的N次方個） c_b.m為數(shù)據(jù)進行串并轉(zhuǎn)換的子程序。
上傳時間： 2015-12-15
上傳用戶：GHF
資源簡介：14094串并轉(zhuǎn)換靜態(tài)顯示LED 14094串并轉(zhuǎn)換靜態(tài)顯示LED
上傳時間： 2016-01-07
上傳用戶：ynwbosss
資源簡介：串并轉(zhuǎn)換程序，由串行輸出轉(zhuǎn)換為4位的并行輸出
上傳時間： 2016-09-20
上傳用戶：zhouli
資源簡介：實現(xiàn)串并口通信,共有發(fā)送和接受兩個模塊。
上傳時間： 2014-01-22
上傳用戶：aig85
資源簡介：JAVA串并口操作,用JAVA實現(xiàn)串并口訪問功能.
上傳時間： 2013-12-15
上傳用戶：vodssv
資源簡介：Java源代碼實現(xiàn)大小寫字母轉(zhuǎn)換，如輸入小寫字母按回車，輸出對應的大寫字母
上傳時間： 2013-12-21
上傳用戶：邶刖
資源簡介：單片機顯示程序 采用鍵盤輸入 定時器中斷 串并轉(zhuǎn)換 功能強大 有電路原理圖 和源碼
上傳時間： 2013-12-10
上傳用戶：cursor
資源簡介：：CPLD 可編程技術具有功能集成度高、設計靈活、開發(fā)周期短、成本低等特 點。介紹基于ATMEL 公司的CPLD 芯片ATF1508AS 設計的串并轉(zhuǎn)換和高速 USB 及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應用
上傳時間： 2017-09-18
上傳用戶：SimonQQ
資源簡介：用Verilog實現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真
上傳時間： 2013-12-14
上傳用戶：nairui21
資源簡介：actel A3P250 fpga用Verilog HDL語言實現(xiàn)串口功能的源代碼
上傳時間： 2013-12-23
上傳用戶：aa17807091
資源簡介：這個并串轉(zhuǎn)換代碼是依靠同步狀態(tài)機來實現(xiàn)其控制的。其實并串轉(zhuǎn)換在實際的電路中使用還是比較多的，尤其在通信線路方面的復用和分解方面，原理上就是一個串并轉(zhuǎn)換和并串轉(zhuǎn)換的過程。舉個簡單的例子，計算機串口發(fā)送數(shù)據(jù)的過程，如果滿足發(fā)送條件了，其實就是一...
上傳時間： 2013-12-29
上傳用戶：SimonQQ
資源簡介：采用FPGA實現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和Verilog源代碼,支持xilinx的各種器件.
上傳時間： 2013-12-12
上傳用戶：lps11188
資源簡介：這個并串轉(zhuǎn)換代碼是依靠同步狀態(tài)機來實現(xiàn)其控制的。其實并串轉(zhuǎn)換在實際的電路中使用還是比較多的，尤其在通信線路方面的復用和分解方面，原理上就是一個串并轉(zhuǎn)換和并串轉(zhuǎn)換的過程。舉個簡單的例子，計算機串口發(fā)送數(shù)據(jù)的過程，如果滿足發(fā)送條件了，其實就是一...
上傳時間： 2014-01-04
上傳用戶：腳趾頭
資源簡介：用Verilog HDL編寫的并串轉(zhuǎn)換模塊，在ISE軟件仿真過，也可綜合
上傳時間： 2014-10-10
上傳用戶：han_zh
