<strike id="6os24"></strike>
<strike id="6os24"></strike>
近年來，伴隨著PC及微處理器的迅速發展、軟件資源的豐富，嵌入式系統成為研究與應用的熱點。嵌入式系統是一種面向具體應用的將底層硬件、實時操作系統和應用軟件相結合的專用計算機系統。其廣泛應用于控制領域、消費電子產品等行業，己成為現代電子領域的重要研究方向之一。 本文結合課題實際需要與當前的控制器發展趨勢，構建和開發基于ARM和μC/OS-Ⅱ實時操作系統的嵌入式通用控制器應用平臺.在分析ARM內核處理器的基礎上，自主開發以PHILIPS公司LPC2880芯片為核心的嵌入式通用控制器的硬件平臺。根據嵌入式控制器的實際應用要求設計了相應的應用模塊，主要包括：串口模塊、存儲器擴展模塊、液晶顯示和鍵盤模塊等。并完成了各個功能模塊的接口函數，創建了應用函數庫，為后面的代碼應用和移植提供了方便。在對電機驅動控制原理的學習掌握基礎上，開發出基于L297/L298芯片的步進電機驅動器及基于LMD18200芯片的伺服電機驅動器。為實現控制器與PC機的通訊，確定了USB2.0通訊接口作為主要通訊方式，詳細分析了通用串行總線的軟硬件特點，根據LPC2880芯片特點實現嵌入式USB主機模式的通訊方式，并給出了它和主控制器的連線原理圖以及USB主機的系統軟件框架。 嵌入式實時操作系統是嵌入式系統應用軟件開發的支撐平臺，通過對現在常用的幾種嵌入式操作系統的綜合比較，選擇μC/OS-Ⅱ作為本系統的RTOS。詳細分析了μC/OS-Ⅱ內核工作原理，改進了中斷和時鐘處理的不足。成功的將μC/OS-Ⅱ系統移植到ARM微處理器中，并通過相應的開發工具，對移植系統進行模擬調試和功能測試。結果表明，設計的嵌入式通用控制器平臺基本達到預期目標.
上傳時間： 2013-04-24
上傳用戶：天涯
本文實現了GPS中頻信號處理的整體設計方案。該方案使用Zarlink公司的GP2015射頻芯片和FPGA共同搭建硬件系統，用于實現GPS定位功能。其中GP2015芯片作為GPS信號接收前端，FPGA作為系統搭建和算法實現的平臺。 首先，針對建立GPS中頻數據處理平臺的需要，設計了GPS信號接收的射頻前端以及LVDS數據傳輸電路，編寫了FPGA傳輸大量高頻數據的VHDL程序，實現了數據的傳輸及存儲。其次，設計PC機的用戶界面接口程序，為控制和測試提供了可靠的保障。在此基礎上開發了GPS中頻數據處理的平臺，為研究GPS定位算法提供了硬件基礎。 數據捕獲和追蹤是GPS算法中最耗時的兩部分，因此，本設計提出快速精確的數據捕獲方法。在分析頻域捕獲算法的基礎上，提出相位差分精確定頻的方法，分析其可行性，給出實施方案并與普通串行精確定頻算法比較，經過實驗，得到了很好的結果。 在研究捕獲算法的基礎上，本文在FPGA上實現了GPS中頻信號的捕獲算法。既保證了軟件算法的靈活性又利用了硬件工作的實時性，達到了快速捕獲的目的。
上傳時間： 2013-04-24
上傳用戶：dengzb84
有關于串行下載線的原理圖，大家來看看吧多大
上傳時間： 2013-07-24
上傳用戶：miaochun888
stm8串口下載教程 stm8串口下載教程
上傳時間： 2013-08-03
上傳用戶：jichenxi0730
基于小波變換和神經網絡理論,對非穩定、大信噪比(SNR)變化的通信信號進行有效的特征提取和分類,實現了通信信號調制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細節作為特征采,實驗得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點;然后依據神經網絡理論,分別采用BP網絡作為分類器對通信信號調制識別分類.從計算機模擬實驗結果可知,該方法能很好地完成通信信號調制識別分類任務,使識別正確率得到了明顯改善,同時降低了識別分類過程的復雜度,并且為通信信號調制識別的DSP實現提供了快速計算的理論基礎.其次,介紹了TMS320LF2407 DSP和FPGA的結構原理,并在此基礎上設計了數字信號處理板和制作調試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應用程序,并在信號處理板上調試和運行.
上傳時間： 2013-07-23
上傳用戶：731140412
這個是串口通訊工具，無論windows編程，還是嵌入式的上位機和下位機通訊，調試時使用它都很方便-This is a serial communications tools
上傳時間： 2013-04-24
上傳用戶：eddy77
在無線通信系統中,信號在傳輸過程中由于多徑效應和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復發送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領域研究的熱點課題.本課題采用已經取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復雜度小,便于實時實現,具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設計并實現基于Bussgang類型算法的盲均衡器的硬件系統.本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設計流程.并詳細闡述了基于FPGA的信道盲均衡器的設計思想、設計結構和Verilog設計實現,以及分別給出了各個模塊的結構框圖以及驗證結果.本課題所設計和實現的信道盲均衡器,為電子設計自動化(EDA)技術做了有益的探索性嘗試,對今后無線通信系統中的單芯片可編程系統(SOPC)的設計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
上傳時間： 2013-04-24
上傳用戶：moerwang
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
隨著電子技術的發展,當前數字系統的設計正朝著速度快、容量大、體積小、重量輕的方向發展.FPGA以其功能強大,開發過程投資少、周期短,可反復修改,保密性能好,開發工具智能化等特點成為當今硬件設計的首選方式之一.由于Intel公司的MCS-51系列單片機被公認為8位機的工業標準,因此,使用FPGA模擬實現8051單片機及其外設的功能便成為大規模復雜數字系統設計中的重要課題.該文首先介紹了FPGA及Xilinx公司關于硬件設計開發的工具ISE系統,繼而用VHDL語言編寫了8051單片機功能實現的源代碼,然后為其設計了與部分外設連接的接口模塊,包括8255并行接口、SCI串行接口和KBC鍵盤接口模塊.并將它們封裝到一塊FPGA之中,最終實現了8051單片機的大部分功能.
上傳時間： 2013-07-28
上傳用戶：erkuizhang
<li id="6262o"></li>