AD轉換芯片源程序。串行模式通信。。帶電路
上傳時間： 2014-01-15
上傳用戶：exxxds
at89s52單片機實現的液晶顯示數字電壓表 可以測定5V以內的支流電壓 采用lcd1602作為顯示輸出接口 使用串行轉換AD芯片tlc0831進行數據采集 max232芯片實現串口的上位機通訊
上傳時間： 2014-01-15
上傳用戶：hewenzhi
[AVR源代碼]tlc549 AD轉換 SPI串行讀取
上傳時間： 2017-03-14
上傳用戶：黃華強
7.5 SPI串行接口AD轉換器TLC2543的應用，TLC2543
上傳時間： 2017-03-19
上傳用戶：D&L37
430例程調試程序 |——5-1 框架程序 |——6-1 異步串行通信程序（點對點通信） |——6-2 異步串行通信程序（地址位模式多機通信） |——6-3 異步串行通信程序（空閑模式多機通信） |——7-1 定時中斷程序 |——7-2 PWM輸出程序 |——7-3 捕獲脈沖信號周期程序 |——7-4 軟件模擬異步串行通信程序 |——7-5 基本定時器程序 |——8-1 FLASH擦寫程序 |——8-2 非行列式鍵盤程序 |——8-3 行列式鍵盤程序 |——9-1 DMA數據傳輸程序 |——9-2 軟件模擬IIC總線讀寫24C02程序 |——10-1 FLL+鎖頻環程序 |——10-2 LCD模塊程序 |——11-1 ADC12單通道和序列通道單次轉換程序 |——11-2 ADC12單通道和序列通道多次轉換程序 |——11-3 DAC12數模轉換程序 |——12-1 使用比較器A進行斜邊AD轉換程序 |——12-2 比較器A電阻值測量程序 |——13-1 中斷嵌套程序 |——13-2 異常處理程序
上傳時間： 2014-01-10
上傳用戶：playboys0
基于51單片機的串行口控制，ADC0809的AD采集及處理，實時時鐘DS1302的運用
上傳時間： 2016-11-19
上傳用戶：mhp0114
基于USB的串行通信軟硬件設計
上傳時間： 2013-08-04
上傳用戶：eeworm
專輯類-數字處理及顯示技術專輯-106冊-9138M 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf
上傳時間： 2013-07-19
上傳用戶：yatouzi118
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
