逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶：ice_qi
本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實(shí)現(xiàn)的數(shù)字下變頻器在測(cè)試中產(chǎn)生的波形和頻譜,作了測(cè)試結(jié)果分析.
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時(shí)間： 2013-05-25
上傳用戶：01010101
數(shù)字相關(guān)器是無線數(shù)字接收機(jī)的重要組成部分,它主要用于對(duì)中頻數(shù)字化后的信號(hào)進(jìn)行解調(diào)和同步,從而恢復(fù)出原始的基帶數(shù)據(jù).本文的重點(diǎn)是如何高效的實(shí)現(xiàn)無線通信接收系統(tǒng)中數(shù)字中頻部分,主要研究如何對(duì)MSK信號(hào)進(jìn)行正確、有效、實(shí)時(shí)的解調(diào),其內(nèi)容包括1.MSK信號(hào)簡介及分析,研究其特征,以便有效的對(duì)其解調(diào).2.對(duì)解調(diào)技術(shù)中涉及的重點(diǎn)模塊,比如NCO、CORDIC算法等做了理論上的介紹與分析.3.MSK信號(hào)的數(shù)字解調(diào)技術(shù),比較了各種解調(diào)技術(shù),主要是正交解調(diào)和差分解調(diào),分析了它們的優(yōu)勢(shì)和劣勢(shì),并進(jìn)行了仿真驗(yàn)證.4.在FPGA中實(shí)現(xiàn)了數(shù)字中頻系統(tǒng)的各個(gè)關(guān)鍵模塊.5.最終的解調(diào)模塊在實(shí)際的PCB基板上調(diào)試通過,并應(yīng)用在實(shí)際產(chǎn)品中.
標(biāo)簽： FPGA 數(shù)字相關(guān)器 解調(diào) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-21
上傳用戶：1222
Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：shanml
本文介紹帶有收發(fā)器的全系列40-nmFPGA和ASIC，發(fā)揮前沿技術(shù)優(yōu)勢(shì)，在前一代創(chuàng)新基礎(chǔ)上，解決下一代系統(tǒng)難題。
上傳時(shí)間： 2013-07-26
上傳用戶：84425894
"立體聲音頻延長器面板型"是我公司自主獨(dú)立開發(fā)的產(chǎn)品.它使用五類或五類以上非屏蔽雙絞線作為傳輸介質(zhì)，采用ABS塑膠外殼，接線簡單方便,發(fā)送端與音頻信號(hào)源連接，接收端連接到揚(yáng)聲器.成對(duì)使用，抗干擾能力強(qiáng)，音頻可以傳輸300米遠(yuǎn)的距離。無需外接電源。
上傳時(shí)間： 2013-05-16
上傳用戶：Altman
隨著世界能源危機(jī)的到來，太陽能光伏發(fā)電在能源結(jié)構(gòu)中正在發(fā)揮著越來越大的作用。而太陽能光伏發(fā)電系統(tǒng)的核心部件并網(wǎng)逆變器的性能還需要進(jìn)一步提高。為了迎合市場(chǎng)上對(duì)高品質(zhì)、高性能、智能化并網(wǎng)逆變器的需求，我們將ARM+DSP架構(gòu)作為并網(wǎng)逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強(qiáng)大功能，使并網(wǎng)逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學(xué)魯能實(shí)習(xí)基地“光伏并網(wǎng)逆變器項(xiàng)目”，目前已經(jīng)試制出樣機(jī)。本人主要負(fù)責(zé)并網(wǎng)逆變器控制系統(tǒng)的軟硬件設(shè)計(jì)工作。本文主要研究內(nèi)容有： 1.本并網(wǎng)逆變器采用了內(nèi)高頻環(huán)逆變技術(shù)。文中詳細(xì)分析了這種逆變器的優(yōu)缺點(diǎn)，進(jìn)行了充分的系統(tǒng)分析和論證。 2.采用MATLAB/Simulink軟件對(duì)并網(wǎng)逆變器的控制算法進(jìn)行仿真，包括前級(jí)DC-DC變換的控制算法以及后級(jí)DC-AC逆變的控制算法。通過仿真驗(yàn)證了所設(shè)計(jì)算法的可行性，對(duì)DSP程序開發(fā)提供了很好的指導(dǎo)意義。 3.本文將ARM+DSP架構(gòu)作為逆變器的控制系統(tǒng)，并設(shè)計(jì)了相應(yīng)的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據(jù)采集、硬件電流保護(hù)、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網(wǎng)總線、LCD顯示、實(shí)時(shí)時(shí)鐘、鍵盤等硬件電路。 4.本文設(shè)計(jì)和實(shí)現(xiàn)了兩種最大功率點(diǎn)跟蹤控制算法：功率擾動(dòng)觀察法或增量電導(dǎo)法；孤島檢測(cè)方法采用被動(dòng)式和主動(dòng)式兩種檢測(cè)方式，被動(dòng)式所采用的方法是將過/欠電壓和電壓相位突變檢測(cè)相結(jié)合的方式，主動(dòng)式采用正反饋頻率偏移法；為了實(shí)現(xiàn)并網(wǎng)逆變器的輸出電流與電網(wǎng)電壓同頻同相，使用了軟件鎖相環(huán)控制技術(shù)。本文分別給出了以上各種算法的控制程序流程圖。 5.本文也給出了AD數(shù)據(jù)采集、eCAN總線、RS232、RS485、以太網(wǎng)、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機(jī)控制系統(tǒng)主程序流程圖和DSP控制機(jī)控制系統(tǒng)主程序流程圖。 6.最后對(duì)并網(wǎng)逆變器樣機(jī)進(jìn)行實(shí)驗(yàn)結(jié)果分析。結(jié)果顯示：該樣機(jī)基本上實(shí)現(xiàn)了本文提出的設(shè)計(jì)方案所應(yīng)完成的各項(xiàng)功能，樣機(jī)的性能比較理想。
標(biāo)簽： ARMDSP 架構(gòu) 太陽能光伏 并網(wǎng)逆變器
上傳時(shí)間： 2013-07-10
上傳用戶：sz_hjbf
隨著科學(xué)技術(shù)的發(fā)展，人們對(duì)生活質(zhì)量的要求越來越高，在視聽享受方面，家庭影院越來越普遍，便攜式電子設(shè)備也日趨成熟。目前，人們對(duì)嵌入式媒體播放器的研究越來越廣泛了，國內(nèi)外已經(jīng)出現(xiàn)了像MP3、MP4和智能手機(jī)等眾多樣式的便攜式嵌入式媒體播放器。但由于種種環(huán)境及條件的限制，這些便攜式的媒體播放器都只能播放單一的或幾種固定的媒體格式，可擴(kuò)展性都比較差；而現(xiàn)在隨著應(yīng)用的不斷增多，越來越多的更先進(jìn)的壓縮算法被提出，導(dǎo)致了媒體格式的多樣化，在這種情況下，必然要求嵌入式媒體播放器要適應(yīng)多種格式。為此，通過對(duì)各種PC機(jī)上的播放器設(shè)計(jì)架構(gòu)的研究與借鑒，在本文中主要在軟件方面為嵌入式媒體播放器設(shè)計(jì)了一種可擴(kuò)展性架構(gòu)，并設(shè)計(jì)了播放器界面，實(shí)現(xiàn)了一些播放器的功能。 另外，在本文還介紹了一種基于嵌入式技術(shù)的多媒體播放器的系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)主要是通過在嵌入式芯片上加載操作系統(tǒng)，同時(shí)擴(kuò)充必要的接口，在操作系統(tǒng)的支持下，開發(fā)多媒體播放器。 在本文的整個(gè)系統(tǒng)設(shè)計(jì)過程中，采用了Intel公司的PXA270處理器芯片，外擴(kuò)展了USB接口，定制并加載了Linux操作系統(tǒng)，在操作系統(tǒng)的支持下，對(duì)各個(gè)外擴(kuò)的接口進(jìn)行了驅(qū)動(dòng)程序的編寫，同時(shí)應(yīng)用QT/Embedded開發(fā)了多媒體播放器的圖形界面并實(shí)現(xiàn)了相應(yīng)的功能，最后，圖像既可顯示在LCD顯示屏上也可通過VGA接口顯示在電腦顯示屏上，聲音信號(hào)則是通過PXA270處理器的IIS總線傳給CODEC芯片，然后將其轉(zhuǎn)換為模擬信號(hào)，進(jìn)而通過音箱或者耳機(jī)等設(shè)備放出。
上傳時(shí)間： 2013-06-19
上傳用戶：stvnash
本文針對(duì)目前國內(nèi)基于PROFIBUS-DP的產(chǎn)品價(jià)格昂貴，安裝和維護(hù)成本高等缺點(diǎn)，以山西某大型煤礦的空壓機(jī)監(jiān)控系統(tǒng)自動(dòng)化改造工程為例，在重點(diǎn)研究了PROFIBUS-DP協(xié)議的基礎(chǔ)上自行提出了一套PROFIBUS-DP現(xiàn)場(chǎng)總線控制系統(tǒng)，并詳細(xì)設(shè)計(jì)了該系統(tǒng)中的PROFIBUS-DP主站部分。 本文首先提出了一套基于PROFIBUS-DP技術(shù)的現(xiàn)場(chǎng)總線控制系統(tǒng)并在其基礎(chǔ)上完成了PROFIBUS-DP主站的總體設(shè)計(jì)。其次本文選用ARM+PROFIBUS主站協(xié)議芯片的開發(fā)方式，重點(diǎn)論述了主站的硬件設(shè)計(jì)。再次本文根據(jù)PROFIBUS-DP協(xié)議的結(jié)構(gòu)設(shè)計(jì)PROFIBUS-DP主站軟件模塊，確定各模塊間關(guān)系并詳細(xì)設(shè)計(jì)了主站與主站用戶之間的共享數(shù)據(jù)結(jié)構(gòu)。接著本文討論了PROFIBUS-DP主站軟件在μC/OS-Ⅱ操作系統(tǒng)上可靠運(yùn)行需注意的幾個(gè)技術(shù)細(xì)節(jié)。最后本文給出了基于ARM的PROFIBUS-DP主站的調(diào)試方案。 研究結(jié)果表明基于ARM的PROFIBUS-DP主站能夠在不降低系統(tǒng)穩(wěn)定性的基礎(chǔ)上有效降低成本。使基于PROFIBUS-DP的現(xiàn)場(chǎng)總線系統(tǒng)得到大面積推廣成為可能。
標(biāo)簽： PROFIBUSDP ARM 主站
上傳時(shí)間： 2013-06-27
上傳用戶：hank
智能電表、水表、煤/燃?xì)獗怼崃勘淼却罅康爻霈F(xiàn)在人們的生活中，同時(shí)這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會(huì)存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，人工抄表已經(jīng)逐步被自動(dòng)抄表所代替。 集中器是一個(gè)數(shù)據(jù)集中處理器，是多對(duì)象自動(dòng)抄表系統(tǒng)的通信橋梁，負(fù)責(zé)對(duì)各智能表的數(shù)據(jù)進(jìn)行采集、存儲(chǔ)和管理，及時(shí)有效地向上位機(jī)傳輸數(shù)據(jù)并執(zhí)行上位機(jī)發(fā)送的指令。提高多對(duì)象集中器數(shù)據(jù)處理能力，有效完成上下行通信是多對(duì)象自動(dòng)抄表系統(tǒng)AMRS（Automation Meter Reading System）目前需要解決的關(guān)鍵問題。 本文針對(duì)多對(duì)象集中器這樣一個(gè)較復(fù)雜的通信與控制系統(tǒng)，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當(dāng)多的硬件資源，硬件的擴(kuò)展和設(shè)計(jì)大大簡化，ARM9（S3C2410）為工業(yè)級(jí)芯片，抗干擾能力強(qiáng)，能夠適應(yīng)運(yùn)行現(xiàn)場(chǎng)的較惡劣環(huán)境，8/16位微控制器運(yùn)算能力有限，對(duì)于較復(fù)雜的通信與控制算法難以順利完成；硬件平臺(tái)依賴性強(qiáng)，不利于軟件的開發(fā)、升級(jí)與移植；在缺乏多任務(wù)調(diào)度機(jī)制的情況下，應(yīng)用軟件不僅實(shí)現(xiàn)難度大，且可靠性難以保證。 本文首先對(duì)多對(duì)象遠(yuǎn)程抄表系統(tǒng)的總體結(jié)構(gòu)進(jìn)行研究，主要研究了多對(duì)象遠(yuǎn)程抄表系統(tǒng)中集中器的軟件和硬件實(shí)現(xiàn)，對(duì)硬件資源進(jìn)行了外圍擴(kuò)展，對(duì)S3C2410微處理器芯片的外圍硬件進(jìn)行了擴(kuò)展設(shè)計(jì)，使之具備了滿足使用需求的最小系統(tǒng)硬件資源，包括時(shí)鐘、復(fù)位、電源、外圍存儲(chǔ)、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計(jì)。實(shí)時(shí)時(shí)鐘為多對(duì)象集中器定時(shí)抄表提供時(shí)間標(biāo)準(zhǔn)；電源電路為多對(duì)象集中器系統(tǒng)提供穩(wěn)定電源；看門狗電路的設(shè)計(jì)保證多對(duì)象集中器系統(tǒng)可靠運(yùn)行，防止系統(tǒng)死機(jī)；數(shù)據(jù)存儲(chǔ)器主要用于存儲(chǔ)參數(shù)、變量、集中器自身的參數(shù)，負(fù)責(zé)智能表的參數(shù)以及智能表用量等。上行通道即多對(duì)象集中器與上位機(jī)之間的通信線路，采用CAN現(xiàn)場(chǎng)總線進(jìn)行通信；下行通道即多對(duì)象集中器與智能表之間的通信，采用RS-485總線進(jìn)行通信。軟件設(shè)計(jì)上，主要針對(duì)多對(duì)象集中器的數(shù)據(jù)存儲(chǔ)功能和串行通訊功能進(jìn)行程序編寫。基于ARM的多對(duì)象遠(yuǎn)程抄表系統(tǒng)集中器可以實(shí)現(xiàn)多對(duì)象遠(yuǎn)程抄表，提高了數(shù)據(jù)處理能力，有效完成了上下行通信，可靠性強(qiáng)，穩(wěn)定性高，結(jié)構(gòu)簡單。
標(biāo)簽： ARM 對(duì)象 遠(yuǎn)程抄表系統(tǒng) 集中器
上傳時(shí)間： 2013-06-07
上傳用戶：heminhao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
