用VerilogHDL的16*16乘法器的設(shè)計(jì)實(shí)現(xiàn)，采用的是移位相乘方法
標(biāo)簽： VerilogHDL 16 乘法器 設(shè)計(jì)實(shí)現(xiàn)
上傳時(shí)間： 2017-08-29
上傳用戶：haoxiyizhong
BJ-EPM240V2實(shí)驗(yàn)例程以及說(shuō)明文檔實(shí)驗(yàn)之五乘法器設(shè)計(jì)
標(biāo)簽： BJ-EPM 240 實(shí)驗(yàn) 乘法器設(shè)計(jì)
上傳時(shí)間： 2014-11-28
上傳用戶：qq21508895
流水線乘法器與加法器 開(kāi)發(fā)環(huán)境：Modelsim（verilog hdl）
標(biāo)簽： Modelsim verilog hdl 流水線
上傳時(shí)間： 2017-09-02
上傳用戶：lx9076
位加法器的verilog程序與4×4 乘法器的verilog描述！！！
標(biāo)簽： verilog 加法器 乘法器 程序
上傳時(shí)間： 2013-12-21
上傳用戶：ruixue198909
加法器樹(shù)乘法器結(jié)合了移位相加乘法器和查找表乘法器的優(yōu)點(diǎn)。它使用的加法器數(shù)目等于操作數(shù)位數(shù)減 1 ，加法器精度為操作數(shù)位數(shù)的2倍，需要的與門數(shù)等于操作數(shù)的平方。 因此 8 位乘法器需要7個(gè)15位加法器和64個(gè)與門
標(biāo)簽： 乘法器 加法器 減 樹(shù)
上傳時(shí)間： 2014-01-18
上傳用戶：guanliya
乘法器的實(shí)現(xiàn)，兩種方法，調(diào)用IPcore及手動(dòng)編寫，基于ISE軟件下的VHDL語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： 乘法器
上傳用戶：集美慧
這是個(gè)四輸入乘法器，還可以進(jìn)步擴(kuò)充端口...
標(biāo)簽： 輸入 乘法器
上傳時(shí)間： 2017-09-16
上傳用戶：520
乘法器在FPGA中的VHDL代碼實(shí)現(xiàn)教程
標(biāo)簽： FPGA VHDL 乘法器 代碼
上傳用戶：fredguo
上傳文件為：常用乘法器verilog設(shè)計(jì).rar
標(biāo)簽： verilog 乘法器
上傳時(shí)間： 2013-12-17
上傳用戶：小碼農(nóng)lz
伽羅華域GF（q）乘法器verilog設(shè)計(jì).rar
上傳時(shí)間： 2017-09-20
上傳用戶：Zxcvbnm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
