近年來,移動通信技術在全球范圍內得到了迅猛的發展及應用,各種全新的無線通信概念層出不窮、各種新的體制及其關鍵技術日新月異。由于正交頻分復用(OFDM)技術可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落,多入多出(MIMO)利用多個天線實現多發多收,在不增加帶寬和發送功率的情況下,可以成倍提高信道容量,因此OFDM-MIMO技術被廣泛認為是后三代通信系統(B3G)的關鍵技術,是當今移動通信領域研究的熱點。 本文對OFDM-MIMO通信系統接收機的關鍵技術--數字下變頻,OFDM同步、解調進行了相關研究,在多天線接收板的XC2VP70-5FF1704芯片上,完成了數字下變頻,OFDM同步和解調的FPGA設計與實現。通過功能仿真、時序仿真、板級電路測試,驗證了該設計的正確性。 本文首先介紹了OFDM基本原理以其特點,然后對同步技術和數字下變頻技術作了相應的介紹。同步是OFDM系統設計中的一項關鍵技術,即是針對系統中存在的時間偏差、頻率偏差進行定時恢復、頻偏的估計與補償,來減少各種同步偏差對系統性能的影響。數字下變頻是軟件無線電的核心技術之一,其基本功能是從高速中頻數字信號中提取所需的窄帶信號,將其下變頻為基帶信號,降低數據率,以供后續DSP器件作進一步處理。 在數字下變頻器的設計和實現方面,本文先介紹了數字下變頻器的原理和基本結構,然后根據系統要求對其進行了設計,并在實現上作了一些簡化,節約了硬件資源。 在對時間同步的設計和實現方面,本文采用了利用PN序列進行時間同步的算法。在實現上根據系統實際情況將數據分為四路分別與本地PN碼做滑動相關運算,更有效的利用了同步數據,達到了更好的同步性能。 在OFDM的頻率同步的設計和實現方面,本文采用重復的PN碼兩兩相關來估計頻偏值,并聯合一個二階負反饋環路進行補償。該算法利用環路自身噪聲帶寬抑制噪聲,提高頻率估計精度,并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎上對其進行了FPGA設計與實現。
上傳時間: 2013-04-24
上傳用戶:heminhao
汽車儀表是駕駛員與汽車進行交流的重要窗口,也是汽車高新技術的重要部分。傳統汽車儀表多使用指針型顯示器件為主,如步進電機、十字線圈,輔以液晶顯示,顯示的信息量相對較少,且結構復雜。一方面隨著汽車電子化程度的不斷提高,進行技術創新,研制開發新一代汽車儀表產品;另一方面,由于能源和環保問題,汽車也將從內燃機汽車發展到包括純電動汽車(BEF)、混合電動汽車(HEV)以及燃料電池汽車(FCV)的新能源汽車時代,因此結合新能源汽車信息量多、電子化程度高的特點,開發新一代汽車智能儀表具有重要的現實和長遠意義。 本文正是在這樣的背景下,以同濟大學汽車學院自主研發的ROVER燃料電池轎車為研究對象,進行了汽車智能儀表的一些功能研究與開發。所做的主要工作有: (1)根據要實現的功能確定所需的硬件資源,選擇合適的嵌入式硬件系統。 (2)嵌入式操作系統的選擇和二次開發。在選擇操作系統時要考慮到系統的硬件可移植性、實時性、對內存的需求以及提供哪些開發工具等。 (3)應用軟件的開發。主要是儀表界面設計,包括數字圖形顯示,動畫顯示,數據庫開發等。 (4)基于無線數據傳輸模塊下的GPRS無線通訊實驗。包括客戶端和服務器端系統配置,動態域名解析等。 該儀表已應用于ROVER燃料電池轎車,實踐表明,在嵌入式平臺上顯示車載信息,同傳統儀表相比具有較大的優勢。可滿足小型化、輕量化的要求;造型美觀,可動畫顯示、可讀性、可視性強;可實現一表多用。從軟件方面來講,引入了操作系統的概念,增強了代碼的可讀性、可維護性、可擴展性以及靈活性;信息顯示自由度高,顯示界面人性化,可定制;即使更換硬件平臺,也只需對操作系統和底層驅動程序進行少量的移植工作,而無需修改與硬件無關的應用代碼。
上傳時間: 2013-04-24
上傳用戶:SimonQQ
在機器人學的研究領域中,如何有效地提高機器人控制系統的控制性能始終是研究學者十分關注的一個重要內容。在分析了工業機器人的發展歷程和機器人控制系統的研究現狀后,本論文的主要目標是針對四關節實驗室機器人特有的機械結構和數學模型,建立一個新型全數字的基于DSP和FPGA的機器人位置伺服控制系統的軟、硬件平臺,實現對四關節實驗室機器人的精確控制。 本論文從實際情況出發,首先分析了所研究的四關節實驗室機器人的本體結構,并對其抽象簡化得到了它的運動學數學模型。在明確了實現機器人精確位置伺服控制的控制原理后,我們對機器人控制系統的諸多可行性方案進行了充分論證,并最終決定采用了三級CPU控制的控制體系結構:第一級CPU為上位計算機,它實現對機器人的系統管理、協調控制以及完成機器人實時軌跡規劃等控制算法的運算;第二級CPU為高性能的DSP處理器,它輔之以具有高速并行處理能力的FPGA芯片,實現了對機器人多個關節的高速并行驅動;第三級CPU為交流伺服驅動處理器,它實現了機器人關節伺服電機的精確三閉環誤差驅動控制,以及電機的故障診斷和自動保護等功能。此外,我們采用比普通UART速度快得多的USB來實現上位計算機.與下位控制器之間的數據通信,這樣既保證了兩者之間連接方便,又有效的提高了控制系統的通信速度和可靠性。 機器人系統的軟件設計包括兩個部分:一是采用VC++實現的上位監控軟件系統,它主要負責機器人實時軌跡規劃等控制算法的運算,同時完成用戶與機器人系統之間的信息交互;二是采用C語言實現的下位DSP控制程序,它主要負責接收上位監控系統或者下位控制箱發送的控制信號,實現對機器人的實時驅動,同時還能夠實時的向上位監控系統或者下位控制箱反饋機器人的當前狀態信息。 研究開發出來的四關節實驗室機器人控制器具有控制實時性好、定位精度高、運行穩定可靠的特點,它允許用戶通過上位控制計算機實現對機器人的各種設定作業的控制,也可以讓用戶通過機器人控制箱現場對機器人進行回零、示教等各項操作。
上傳時間: 2013-04-24
上傳用戶:極客
航天測控通信網是航天工程的重要組成部分。迄今為止,我國已建成“C頻段測控網”,及正在建設的“S頻段測控網”和“TDRSS測控網”。測距單元是測控系統基帶設備中的重要功能單元,為航天飛行器提供定位元素。目前,在航天測距系統中側音測距技術具有最高的測距精度。本文以中國電子科技集團第十研究所某項目為背景,對側音測距系統中的關鍵技術進行了詳細的研究,提出了一些改進測距精度的方法,最后用FPGA實現了側音測距功能單元。 本論文主要完成以下工作: 1)完成了直接數字頻率合成的雜散分析。采用嚴格的信號分析方法,運用離散傅立葉變換(DFT)和傅立葉變換(FT),推導了理想狀態和相位截短條件下的DDS輸出頻譜的數學表達式,并利用systemview仿真軟件建立了DDS相位截短模型,通過仿真驗證了分析結論的正確性。 2)改進了TT&C系統中經典的FFT頻率引導算法,增加了頻譜對稱性分析,在實現頻率引導的同時完成了防載波頻率錯鎖的功能。 3)首次采用基于正交雙通道相關原理的數字相關相位估計法來實現次側音匹配和解模糊,降低了設備復雜度,提高了測距精度。針對低信噪比的情況,提出了基于平滑濾波的數據處理方法,提高了相位測量精度。對測距信道中加限幅器導致的測距信號信噪比惡化程度做了深入的理論分析。最后,分析了測距誤差,并對其中一些引起測距誤差的因素提出了改善方法。 通過本論文的工作,成功的完成了TT&C側音測距終端的研制,系統現已通過測試,達到系統任務書的各項指標要求。
上傳時間: 2013-04-24
上傳用戶:assss
隨著3G網絡建設的展開,移動用戶數量逐漸增加,用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中,基站成本在網絡投資中占有很大比例,并且基站選址是建網的主要難題之一。同基站相比,直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前,直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低,同時設備間沒有統一的協議規范,無法滿足系統廠商與直放站廠商的兼容,所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標,以實現數字中頻系統為研究重心,圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀,闡述了數字直放站系統的設計思想及總體實現框圖,并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹,涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等,在理論基礎上闡述了一些具體模塊的高效實現方案,最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中,降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法,然后針對目前常用的幾種算法進行了仿真分析,最后在綜合考慮降低峰均比效果與實現復雜度的基礎上,提出了改進的二次限幅算法。通過仿真驗證算法的有效性后,針對其中的噪聲整形濾波器提出了“先分解,再合成”的架構實現方式,并指出其中間級窄帶濾波器采用內插級聯的方式實現,最后整個算法在FPGA上實現。 在軟件無線電思想的指導下,本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準,完成了系統的仿真測試和實物測試。最后得出結論:該系統實現了WCDMA數字直放站數字中頻的基本功能,并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間: 2013-04-24
上傳用戶:趙安qw
隨著計算機和網絡技術應用的擴展,電能的遠程自動監測、計算與收費的方案逐步被采用,能源計量儀表的數據自動抄收及遠傳系統的建設成為智能化住宅的基本配置之一。 本文針對校園的學生宿舍的電表收費進行了探討,到目前為止、按照收費方式電子式電能表可以分為:接觸式和非接觸式的IC卡預付費電表、復費率電表、和分時預付費的復費率電表。針對這幾種電表的抄表方式也各不相同,預付費電表主要是應用IC卡充值的方法付費、而復費率的電表主要是采用人工抄表和布線抄表的方法、而分時預付費復費率的電表主要是使用IC卡充值之后,利用實時時鐘在用電峰谷時對存儲在電表能的金額進行扣除。文中設計的自動抄表系統可以實現對上述三種電表的抄錄工作,尤其是針對校園學生宿舍等應用場所具用重要的意義。 文章提出了整體的方案設計,三級網絡分別應用了無線傳輸和網絡傳輸的方案,解決了遠程電能計量計費系統的由集中器和采集器(采集終端)以及通信信道與抄表軟件組成的部分即:集中器到抄表中心的上行信道、集中器至采集器(采集終端)或水電氣表間的下行信道。在整體設計思路介紹之后,文章花主要篇幅分章節介紹了復費率電能計量儀表、基于arm和uclinux的無線收發集中控制器的軟硬件,上位機的主控界面的設計。其中電能表的開發分塊介紹了軟硬件的各個部分,集中控制器由于嵌入了實時操作系統uclinux,著重講述了基于操作系統的應用程序的開發,主站界面介紹了簡單的測試程序。然后通過測試的結果說明了課題設計的系統實現了數據的基本采集和控制的情況,最后本文總結了研究的成果,并提出了改進的方向。
上傳時間: 2013-07-04
上傳用戶:咔樂塢
低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。
上傳時間: 2013-07-26
上傳用戶:qoovoop
波前處理機是自適應光學系統中實時信號處理和運算的核心,隨著自適應光學系統得發展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數據進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況,接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型,并通過分析DSP芯片以及DSP系統的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統,發揮了DSP和FPGA兩者的優勢,能更好地提高圖像處理系統實時性能,同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計,并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程,并給出了部分的調試結果。 該系統主要優點有:實時性、高速性。硬件設計的執行速度,在高速DSP和FPGA中實現信號處理算法程序,保證了系統實時性的實現;性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間: 2013-04-24
上傳用戶:firstbyte
近年來,隨著生物識別技術的興起,虹膜識別技術被日益關注。由于虹膜識別技術對個體識別具有高度的可靠性,已成為目前生物識別中最有發展前景的識別技術之一。與其它生物識別技術相比,虹膜識別技術具有唯一性、穩定性、非侵犯性、不易偽造性和活體特性等優勢。因此,虹膜識別技術具有廣闊的使用前景和很好的經濟效益,越來越受到國內外有關研究人員的重視。 目前,虹膜識別產品大多都是基于PC平臺的,在便攜性、穩定性和安全性方面還存在一些問題。為了克服以上的缺點,本文構架了基于DSP和FPGA的嵌入式虹膜識別硬件平臺,使虹膜識別技術可應用與更多的領域。 本文的主要工作如下: 1.設計了一個嵌入式硬件系統,包括DSP處理器、FPGA、COMS圖像傳感器、人機交互接口和通信接口。同時,還編寫了各硬件模塊的驅動程序。另外,由于系統中DSP工作頻率為300Mhz,另外有些器件工作在100Mhz,因此本文還給出了一些信號完整性分析和PCB設計經驗。 2.在FPGA設計中,編寫Verilog程序,完成了虹膜圖像采集模塊、乒乓存儲器切換模塊、圖像采樣模塊以及將采樣后的圖像顯示在TFT彩色液晶上的模塊,最終實現了虹膜圖像實時顯示系統。此外,還設計實現了用于和DSP通信的HPI接口模塊。 3.完成了部分系統應用程序設計。在使用DSP/BIOS實時操作系統的基礎上設計了各系統任務,通過調用驅動程序控制和協調各硬件模塊,實現了虹膜識別功能。 最終,本文實現了系統設計,本設計可以快速有效的進行虹膜識別。同時,由于本系統采用模塊化的軟硬件設計技術,使系統便于快速應用于各種場合。
上傳時間: 2013-04-24
上傳用戶:qlpqlq
當前,片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心,在測試領域應用廣泛。本人通過查閱大量的技術資料,分析了集成電路在國內外發展的最新動態,提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述,根據芯片設計的主要思想,重點在于論述怎樣用FPGA來實現IEEE-488.2協議,并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時,對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計,并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想,借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真,給出仿真結果,仿真波形驗證了GPIB控制器的工作符合預想。最后,本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結,展望了當前GPIB控制器設計的發展趨勢,指出了開展進一步研究需要做的工作。
上傳時間: 2013-04-24
上傳用戶:rockjablew