<rt id="6s4as"></rt>
自上個世紀九十年代以來，我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的應用物理中的逆問題，例如費米體系逆問題、信號處理等，開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學蘇武潯、張渭濱教授等則把Mobius變換的方法應用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數的逆變換運算，得到正、余弦函數及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數族相正交的函數族，以用于各展開系數的計算與信息的解調；而后把它們應用到通信系統中，提出了一種新的通信系統，即新型Chen-Mobius通信系統。 在新型通信系統中，把這種正交函數族應用于系統的相干調制解調中，取代傳統通信系統中調制解調所采用的三角正交函數族。正是這種正交函數族使得通信系統的傳輸性能大大提高，保密性加強，而且正交函數族產生很方便。 本文從軟件仿真和硬件實現兩個方面對Chen-Mobius通信系統進行了驗證。首先，利用MATLAB軟件構建Chen-Mobius數字通信系統，通過計算機編程，對Chen-Mobius單路、四路和八路的數字通信系統進行仿真分析，對該系統在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，在QuartusⅡ軟件平臺上，利用VHDL語言文本輸入和原理圖輸入的方法構建Chen-Mobius數字通信系統，對該系統進行了仿真，包括設計綜合、引腳分配、仿真驗證、時序分析等；再次，在QuartusⅡ軟件仿真的基礎上，在Altera公司的Stratix GX芯片上，實現了硬件的編程和下載，從而完成了Chen-Mobius數字通信系統的FPGA實現；最后，從MATLAB軟件仿真和硬件實現的結果出發，通過分析系統的性能，簡單展望了Chen-Mobius數字通信系統的應用前景。 本文通過軟件仿真得到了Chen-Mobius數字通信系統的信噪比-錯誤概率曲線，從理論上驗證了該系統的強的抗干擾能力；利用FPGA完成了系統的硬件實現，從實際上驗證了該系統的可實現性。從兩方面都可以說明，Chen-Mobius通信系統雖然只是一個新的起點，但它卻預示著光明的應用前景。
標簽： ChenMobius MATLAB FPGA 數字通信系統
上傳時間： 2013-05-19
上傳用戶：sa123456
變電站電壓無功綜合控制是通過自動調節有載變壓器的分接頭和投切并聯補償電容器組來實現的，它是確保電壓質量和無功平衡、提高供電網可靠性和經濟性的重要措施。采用九區圖控制策略的電壓無功綜合控制，實際運行時存在著頻繁調節變壓器分接頭和投切電容器組的缺陷，甚至可能會出現震蕩現象。 本文針對上述不足，根據有功功率和無功功率的負荷預測曲線，以降損收益最大為適配值函數，以電壓約束、電氣極限約束和控制約束為約束條件，提出了一種改進的禁忌搜索算法。引入最低收益閾值來限制調節次數的增加，在此基礎上建議了一種確定最佳調整次數的方法。還建議了一種有約束線性最小二乘算法，基于變電站內的量測數據以及變壓器的參數來估計系統電壓和系統阻抗參數。算例結果表明建議的方法是可行的，并且具有可以有效地減少調節次數的特點。基于ARM的LPC2292微控制器和嵌入式實時操作系統(μC/OS-II)，采用ADS1.2開發工具進行編程，實現了變電站內電壓無功綜合控制功能。軟件模塊開發主要包括：嵌入式實時操作系統(μC/OS-II)和圖形用戶界面GUI移植，數據讀取任務，數據處理任務，電壓無功控制任務，基于GPRS/CDMA的通訊任務、鍵盤掃描和液晶顯示任務等。采用信號發生器產生電能信號，采用繼電器的動作模擬變壓器分接頭檔位的調節和電容器組的投切，構建了一個變電站內的電壓無功控制模擬測試臺，對提出的設計方案進行了全面的功能測試，測試結果表明提出的設計方案是可行的。
上傳時間： 2013-04-24
上傳用戶：pinksun9
二維條碼的識別和RFID技術是當今最主要的自動識別技術，分別適用于不同場合，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、倉儲、車輛識別等領域。 本文以RFID和條碼技術為基礎，設計出了一種新的應用模式：將RFID技術和條碼技術與可移動的智能終端相結合，移動智能終端設備作為RFID模塊和二維條碼掃描模塊的載體，RFID模塊和二維條碼掃描模塊作為數據的采集主體，將采集到的數據傳送給后臺數據庫，實現對RFID標簽和二維條碼信息的采集、處理與傳輸。物流終端以WinCE5．0操作系統為平臺，具有可擴展功能的特性，支持基于WinCE開發的第三方軟件的使用，縮短了開發周期。 本文針對手持式設備的特點和實際要求，對終端軟硬件系統整體結構進行了規劃，在研究了基于ARM9體系結構的Samsung S3C2440A處理器的基礎上，完成了時鐘電路、包括Nand Flash和SDRAM的存儲器電路、RFID讀寫模塊接口電路、條碼掃描模塊接口電路、串口電路、ⅡS音頻電路、LCD/觸摸屏接口電路的設計，并利用Platform Builder工具定制了適用于終端的WinCE操作系統。最后提出了設計的不足和改進之處。
上傳時間： 2013-06-08
上傳用戶：zhoujunzhen
近年來提出的光突發交換OBS(Optical．Burst Switching)技術，結合了光路交換(OCS)與光分組交換(OPS)的優點，有效支持高突發、高速率的多種業務，成為目前研究的熱點和前沿。 本論文圍繞國家“863”計劃資助課題“光突發交換關鍵技術和試驗系統”，主要涉及兩個方面：LOBS邊緣節點核心板和光板FPGA的實現方案，重點關注于邊緣節點核心板突發包組裝算法。 本文第一章首先介紹LOBS網絡的背景、架構，分析了LOBS網絡的關鍵技術，然后介紹了本論文后續章節研究的主要內容。 第二章介紹了LOBS邊緣節點的總體結構，主要由核心板和光板組成。核心板包括千兆以太網物理層接入芯片，突發包組裝FPGA，突發包調度FPGA，SDRAM以及背板驅動芯片($2064)等硬件模塊。光板包括$2064，發射FPGA，接收FPGA，光發射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節點FPGA的具體實現方法，分為核心板突發包組裝FPGA和光板FPGA兩部分。核心板FPGA對數據和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態表維護的靈活性。在讀寫SDRAM時都采用整頁突發讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發射和接收兩個方向，主要是將進入FPGA的數據進行同步后按照指定的格式發送。 第四章總結了論文的主要內容，并對LOBS技術進行展望。本論文組幀算法采用動態組裝參數表的方法，可以充分支持各種擴展，包括自適應動態組裝算法。
上傳時間： 2013-05-26
上傳用戶：AbuGe
模糊控制是近代控制理論中一種基于模糊數學理論、采用語言規則與模糊推理等新穎技術的高級控制策略，它是當前研究熱點——智能控制中的一個重要分支，發展迅速、應用廣泛、實效顯著、引人關注。 本書主要內容有模糊數學基礎、模糊邏輯理論、模糊控制系統與模糊控制器、模糊控制器的設計與分析、模糊控制理論研究、基于多值邏輯的硬件模糊控制器、模糊集成控制器與系統、模糊控制用的通用芯片和模糊控制應用實例等。這次修訂著重增加了多值邏輯理論與應用技術、模糊Petri網和模糊H網理論及嵌入式模糊Petri網知識表示與推理算法，以及基于多值邏輯的模糊控制器硬件實現機理、設計與性能分析等內容。原理與理論部分的論述條理清楚，通俗易懂；應用技術與實例面廣量多，說明翔實；全書圖文并茂，由淺入深；開卷有益，宜于自學入門。 本書可作為各高等院校相關專業的教師、研究生和高年級學生的教學與研究的參考用書；也可以作為信息學科相關領域，特別是自動化領域的高科技研究和開發部門與公司的工程技術人員、科研工作者的主要參考書。
上傳時間： 2013-06-24
上傳用戶：suxuan110425
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現AES算法具有快速、靈活、開發周期短等優點。 本論文就是針對AES加、解密算法在同一片FPGA中的優化實現問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統的FPGA優化設計進行了研究。主要內容為： 1．確定了實現方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優化處理了字節代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環境的不同，本設計支持數據分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片FPGA中實現的這個系統的優化設計； 3．利用QLJARTUSII開發工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現了資源和速度的均衡，在性能上具有較大的優勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
本文首先介紹了利用FPGA設計數字電路系統的流程和雷達數字信號處理的主要內容。 在第二章中主要闡述了FIR數字濾波器的窗函數設計方法，并應用FIR濾波器設計數字動目標顯示和數字動目標檢測系統；脈沖壓縮處理是現代雷達信號處理的一個重要組成部分，線性調頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數據解壓的FPGA芯片。論文設計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設計設計SD轉換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結合的設計方法，經過仿真并最終實現了硬件設計。 設計結果表明電路性能可靠，SD轉換的精度較高，完全滿足設計的要求。
上傳時間： 2013-06-26
上傳用戶：華華123
JPEG2000是新一代圖像壓縮標準,JPEG2000與傳統JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區塊編碼方式,而采用以小波轉換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現代譜分析工具,在圖像處理與圖像分析領域正得到越來越廣泛的應用.由于JPEG2000標準具有復雜的算法,全部用軟件來實現將會占用很大的處理器時間開銷和內存開銷,尤其對于實時圖像傳輸和處理系統,因而用硬件電路來實現JPEG2000標準的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現JPEG2000標準中的離散小波變換部分,論文研究的主要工作就是設計了一個符合JPEG2000標準的、高性能的多級二維離散小波變換的硬件電路.論文研究的內容主要分為兩部分,第一部分首先分析了JPEG2000標準和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現.論文第二部分對兩種離散小波變換快速算法的硬件實現進行了比較,并選擇卷積濾波算法作為硬件實現的對象,并采用Daubechies9/7小波基.然后具體設計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現,經過仿真和邏輯綜合,在一塊自行設計的FPGA開發板上進行了驗證.仿真和驗證的結果表明了該小波變換的硬件電路符合JPEG2000標準,具有較高的速度和信噪比.
上傳時間： 2013-04-24
上傳用戶：h886166
瑞芯Rknano主要技術參數 ARM + Hardware Accelerator ，最大主頻120M 支持8/16位LCD，支持MCU屏，最大分辨率160x128 支持SD、I2S、I2C接口，內置PWM控制器 8bit ECC NAND FLASH控制器，支持4片選，SLC/MCL
上傳時間： 2013-04-24
上傳用戶：christopher
FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性；然后討論并分析了電荷泵鎖相環的小信號特性和瞬態特性；并給出了電荷泵鎖相環器件參數的計算表達式。其次，研究了環形振蕩器和鎖相環的相位噪聲特性。由于噪聲性能是時鐘發生器設計中的關鍵指標，本工作對此進行了較為詳細的分析。相位噪聲和抖動是衡量時鐘信號的兩個主要指標。文中從理論上推導了一階鎖相環的噪聲特性，并建立了由噪聲分析抖動和由抖動分析噪聲的解析表達式關系，并討論了環路低噪聲設計的基本原則。在前面討論和分析的基礎上，利用Hynix0.35umCMOS工藝設計了200MHz電荷泵鎖相環時鐘發生器，并進行了仿真。設計中環形振蕩器的延遲單元采用replica偏置結構，把延遲單元輸出擺幅限定在確定范圍，尾電流源采用cascode結構，增強電路對電源和襯底噪聲的抑制作用。通過增加限流管，改善電荷泵中的開關的非理想特性。
上傳時間： 2013-04-24
上傳用戶：變形金剛
