亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

二戰各主要交戰國裝甲兵發展——德國篇

  • 基于FPGA的HDMI顯示系統的設計與實現

    伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面: 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。

    標簽: FPGA HDMI 顯示系統

    上傳時間: 2013-06-22

    上傳用戶:784533221

  • 基于FPGA的JPEG壓縮系統設計與實現

    對弓網故障的檢測在列車提速的今天顯得尤其重要,原始故障圖像數據量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸等領域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性,逐漸成為許多應用中首先器件,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 本文旨在研究并實現一種實時采集并對特定幀進行壓縮傳輸的方法。通過采用可編程邏輯器件FPGA來實現整個采集、顯示、壓縮和傳輸,使系統具有可定制、高速度等優點。 本文首先介紹了開發硬件可編程邏輯門陣列FPGA及其開發語言Veridlog,并介紹了FPGA的設計方法及開發流程;接著介紹了PAL制視頻采集的相關知識及設計,其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;隨后介紹了JPEG標準,并根據故障檢測的特點,設計了針對灰度圖像壓縮的JPEG編碼器,設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數的差分脈沖編碼模塊、交流系數的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試,然后再對整個JPEG編碼器進行了測試;最后設計了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮,再設計一個僅包含發送功能的UART 將壓縮后的碼流傳輸到PC機,在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現了整個采集壓縮系統,同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網故障的圖像檢測,還是對于JPEG編碼器的芯片設計都有一定的參考價值。

    標簽: FPGA JPEG 壓縮系統

    上傳時間: 2013-04-24

    上傳用戶:cuiqiang

  • 基于FPGA的PWM發生器的研究與設計

    PWM(脈沖寬度調制)是一種利用數字信號來控制模擬電路的控制技術,廣泛應用于電源、電機、伺服系統、通信系統、電子控制器、功率控制等電力電子設備。PWM技術在逆變電路中的應用最為廣泛,也是變頻技術的核心,同時在機床,液壓位置控制系統等機械裝置中也發揮著重要的作用。PWM技術已經成為控制領域的一個熱點,因此研究PWM發生器對于基礎理論的發展和技術的改進都有十分重要的意義。 論文研究的主要內容是用任意波形作為調制信號通過特定的方法來產生所需要的PWM波形,任意波形的合成和PWM波形的生成是兩個主要任務。任意波形的合成是課題設計的一個難點,也是影響系統性能的關鍵因素之一。論文中波形合成采用直接數字頻率合成(DDS)技術來實現。DDS技術以相位為地址,通過查找離散幅度數據進行波形合成,具有輸出波形相位變化連續、分辨率高、頻率轉換速率快的優點,而且通過設置控制字可靈活方便地改變輸出頻率,是目前波形合成的主流方法。 實現PWM發生器的設計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發工具特點的基礎上,本文提出了一種以可編程邏輯器件(PLD)為主體,單片機輔助配合的設計方法。隨著計算機技術和微電了技術的迅速發展,可編程邏輯器件的集成度和容量越來越大,基于PLD的設計方法正逐步成為一種主流于段,是近些年來電子系統設計的一個熱點。整個系統分為模擬波形產生、單片機控制電路、FPGA內部功能模塊三大部分。FPGA部分的設計是以Altera公司的Quartus Ⅱ軟件為開發平臺,采用VHDL語言為主要輸入手段來完成內部各功能模塊的設計輸入、編譯、仿真等調試工作,目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件;單片機控制電路主要負責控制字的設置和顯示,波形數據的接受與發送;用MATLAB軟件完成仟意波形的繪制和模擬任務。 論文共分五章,詳細介紹了課題的背景、PWM發生器的發展和應用以及選題的目的和意義等,論述了系統設計方案的可行性,對外圍電路和FPAG內部功能模塊的設計方法進行了具體說明,并對仿真結果、系統的性能、存在的問題和改進方法等進行了分析和闡述。整個設計滿足PWM發生器的任務和功能要求,設計方法可行。

    標簽: FPGA PWM 發生器

    上傳時間: 2013-06-03

    上傳用戶:a155166

  • 基于FPGA的π4DQPSK調制解調技術

    本文的設計采用FPGA來實現π/4DQPSK調制解調。采用π/4DQPSK的調制解調方式是基于頻帶利用率、誤比特率(即抗噪性)和實現復雜性等綜合因素的考慮;采用FPGA進行實現是考慮到高速的數據處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究: 首先對π/4DQPSK技術的應用發展情況做簡單介紹,并對其調制解調原理進行了詳細的闡述。在理解原理的基礎上,將調制解調進行模塊化劃分,提出了實現的思路和方法。其中包括串并轉換,差分相位編碼,內插,成形濾波器,正交調制,帶通濾波器及希爾伯特變換,解調,位同步,載波同步,差分相位解碼。 其次在FPGA上實現了π/4DQPSK的大部分模塊。其中調制端的各個模塊的功能都已經實現,并綜合在一起,下載到開發板上進行了在線仿真。其中成形濾波器的設計大大降低了FPGA的資源開銷,是本次設計的創新;解調端對載波同步和位同步提出了設計思路,具體的實現還需要進一步的研究;接口電路的測試和在線仿真已經完成。 最后提出了硬件實現的方案以及三種芯片的選型與設計,給出了簡要的電路圖和時序圖。

    標簽: 4DQPSK FPGA 調制 解調技術

    上傳時間: 2013-08-03

    上傳用戶:fzy309228829

  • 基于FPGA的光接收機數據恢復電路

    隨著信息產業的不斷發展,人們對數據傳輸速率要求越來越高,從而對數據發送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數據信號中提取同步信息,并進而將數據正確的恢復出來。而數據恢復電路是光纖通信和其他許多類似數字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構。基于“過采樣”的數據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數據恢復方法相比,基于“過采樣”的數據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數字的方法實現,實現更簡單,成本更低,并且這是一種數字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現622.08Mb/s甚至更高速率的數據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數據恢復電路的基本原理,通過全數字的設計方法,給出了在低成本可編程器件FPGA上實現數據恢復電路兩種不同的過采樣的實現方案,即基于時鐘延遲的過采樣和基于數據延遲的過采樣。基于時鐘延遲的過采樣數據恢復電路方案,通過測試驗證,其最高恢復的數據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現的時鐘恢復電路可工作在光纖通信系統STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。

    標簽: FPGA 光接收機 數據恢復 電路

    上傳時間: 2013-04-24

    上傳用戶:axxsa

  • 基于FPGA的路徑識別圖像傳感器的設計

    基于彩色路徑識別的視覺導航方法是當前自動導航小車領域的研究熱點和方向。視覺導航是指根據地面路徑和被控對象之間的位置偏差控制其運行的方向,因此,地面彩色路徑圖像的攝取及其識別處理就成為視覺導航系統中的基礎和關鍵。在當前的視覺導航系統設計中,圖像處理的硬件平臺都是基于通用微處理器,嵌入式微處理器或者DSP進行設計的。這些處理器一個共同的特點就是數據串行處理,而圖像處理過程涉及大量的并行處理操作,因此傳統的串行處理方式滿足不了圖像處理的實時性要求。 鑒于微處理器這方面的不足,作者提出一種使用FPGA實現圖像識別的并行處理方案,并據此設計一個智能圖像傳感器。該傳感器采用先進的FPGA技術,將圖像采集及其顯示,路徑的識別處理以及通信控制等模塊集成在一個芯片上,形成一個片上系統(SOC)。其主要功能是對所采集的彩色路徑圖像進行識別處理,獲得彩色路徑的坐標及其方向角,并將處理結果發送給上位機,為自動導航提供控制依據。 本文將彩色路徑的識別處理過程劃分為三個階段,第一階段為顏色聚類識別,以獲得二值路徑圖像,第二階段為數學形態學運算,用于對第一階段中獲得的二值圖像進行去斑處理,第三階段為路徑中心線的定位及其方向角的測量。圖像傳感器與上位機的通信采用異步串行方式,由于上位機需要控制該傳感器執行多種任務,作者定義一種基于異步串行通信的應用層協議,用于上位機對傳感器的控制。在圖像的顯示中,為了彌補圖像采集的速率和VGA顯示速率的不匹配,作者提出一種基于單端口存儲器的圖像幀緩沖機制,通過VGA接口將采集的圖像實時地顯示出來。 根據上述思想,作者完成了系統的硬件電路設計,并對整個系統進行了現場調試。調試結果表明,傳感器系統的各個模塊都能正常工作,FPGA中的數字邏輯電路能夠實時地將路徑從圖像中準確地識別出來,.充分體現了FPGA對路徑圖像的高速處理優勢,達到了設計預期目標,在一定程度上豐富了路徑圖像識別處理的技術和方法。

    標簽: FPGA 路徑識別 圖像傳感器

    上傳時間: 2013-04-24

    上傳用戶:ghostparker

  • 基于單片機的紅外門進控制系統設計與制作(含源程序和原理圖)

    基于單片機的紅外門進控制系統設計與制作:我們所做的創新實驗項目“基于單片機的紅外門控系統”已基本完成,現將其工作原理簡要說明。該系統主要分為兩大部分:一是紅外傳感器部分。二是單片機計數顯

    標簽: 單片機 紅外 控制系統設計 原理圖

    上傳時間: 2013-04-24

    上傳用戶:夢雨軒膂

  • 基于FPGA的全彩色LED同步顯示屏

    LED顯示屏作為一項高新科技產品正引起人們的高度重視,它以其動態范圍廣,亮度高,壽命長,工作性能穩定而日漸成為顯示媒體中的佼佼者,現已廣泛應用于廣告、證券、交通、信息發布等各方面,且隨著全彩屏顯示技術的日益完善,LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統,提出了一個系統實現方案,整個系統分三部分組成:DVI解碼電路、發送系統以及接收系統。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數據,經過T.D.M.S.解碼恢復出可供LED屏顯示的紅、綠、藍共24位像素數據和一些控制信號。發送系統用于將收到的數據流進行緩存,經處理后發送至以太網芯片進行以太網傳輸。接收系統接收以太網上傳來的視頻數據流,經過位分離操作后存入SRAM進行緩存,再串行輸入至LED顯示屏進行掃描顯示。然后,從多方面論述了該方案的可行性,仔細推導了LED顯示屏各技術參數之間的聯系及約束關系。 本課題采用可編程邏輯器件來完成系統功能,可編程邏輯器件具有高集成度、高速度、在線可編程等特點,不僅可以滿足高速圖像數據處理對速度的要求,而且增加了設計的靈活性,不需修改電路硬件設計,縮短了設計周期,還可以進行在線升級。

    標簽: FPGA LED 全彩色 同步顯示

    上傳時間: 2013-06-22

    上傳用戶:jennyzai

  • 基于FPGA的軟件無線電DDC設計

    軟件無線電DDC(數字下變頻)系統作為前端ADC與后端通用DSP器件之間的橋梁,通過降低數據流的速率,把低速數據送給后端通用DSP器件進行處理,其性能的優劣將對整個軟件無線電系統的穩定性產生直接影響。采用專用DDC芯片完成數字下變頻,雖然具有抽取比大、性能穩定等優點,但價格昂貴,靈活性不強,不能充分體現軟件無線電的優勢。FPGA工藝發展迅速,處理能力大大增強,相對于ASIC、DSP來說具有吞吐量高、開發周期短、可實現在線重構等諸多優勢。正因為這些優點,使得FPGA在軟件無線電的研究和開發中起著越來越重要的作用。 本次設計的目標是在一塊FPGA芯片上實現單通道數字下變頻系統。現階段主要對軟件無線電數字下變頻器的FPGA實現方法進行了研究分析,重點完成了其主要模塊的設計和仿真以及初步的系統級驗證。 論文首先對軟件無線電數字下變頻的國內外現狀進行了分析,然后對FPGA實現數字下變頻設計的優勢作了闡述。在對軟件無線電理論基礎、數字信號處理的相關知識深入研究的基礎上重點研究軟件無線電數字下變頻技術。對數字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現方法進行深入研究,在:MATLAB中設定整體系統方案、完成模塊劃分和接口定義,并對部分模塊建立數學模型并仿真、對模塊的性能進行優化。從數字下變頻的系統層次上考慮了各模塊彼此問的性能制約,從而選擇合理配置、優化系統結構以獲得模塊間的性能均衡和系統性能的最優化。最后通過使用編寫'Verilog程序和調用部分lP Core相結合的方法完成數字下變頻各個模塊的設計并完成仿真和調試。結果表明設計的思想和結構是正確的,在下一步工作中主要完成系統的板級調試。

    標簽: FPGA DDC 軟件無線電

    上傳時間: 2013-04-24

    上傳用戶:隱界最新

  • 計算機組成實驗平臺的設計與實現

    《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣,內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面,學生在學習該課程時,普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統,學生通過實驗環節,可以進一步融會貫通學習內容,掌握計算機各模塊的工作原理,相互關系的來龍去脈。 為了增強實驗系統的功能,提高系統的靈活性,降低實驗成本,我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯,FPGA芯片具有重復編程能力,使得系統內硬件的功能可以像軟件一樣被編程,這種稱為“軟”硬件的全新系統設計概念,使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便,而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU,但首先,學生必須知道CPU的各個功能部件是如何工作,以及相互之間是如何配合構成CPU的。因此,我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺,然后在此基礎上開發出VHDL部件庫及主要邏輯功能,并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統,由于VHDL的高標準化和硬件描述能力,現代CPU的主要功能如計算,存儲,I/O操作等均可由VHDL來實現。同時設計實驗內容,包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等,這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖,學生根據教師提供的原理圖,自己用MAX+PLUSII完成電路輸入,學生實驗實際上是編寫VHDL,不需要寫得很復雜,只要能調用接口,然后將程序燒入平臺,這樣既不會讓學生花太多的時間在畫電路圖上,又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺,即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84,62256CPLD以及其他外圍芯片(例如74LS244,74LS275)組成。根據不同的實驗要求,規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯,通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次,論文詳細的闡述了VHDL模塊化設計,如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言,自1987年獲得IEEE批準以來,經過了1993年和2001年兩次修改,至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用,并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域,目前已成為電子業界普遍接受的一種硬件設計技術。再次,論文針對實驗平臺中遇到的較為棘手的多流水線等問題,也進行了深入的闡述和剖析。學生需要什么樣的實驗條件,實驗內容及步驟才能了解當今CPU所采用的核心技術,才能掌握CPU的設計,運行原理。另外,本論文的背景是需要學生熟悉基本的VHDL知識或技能,因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下,基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上,進行了部分功能的測試和部分性能方面的分析。本論文的研究,為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。

    標簽: 計算機組成 實驗

    上傳時間: 2013-04-24

    上傳用戶:小強mmmm

主站蜘蛛池模板: 文山县| 泰宁县| 泗水县| 天柱县| 濮阳县| 剑河县| 公主岭市| 桓台县| 太仆寺旗| 临潭县| 鲁山县| 景德镇市| 瓮安县| 逊克县| 襄城县| 浏阳市| 揭阳市| 保亭| 赞皇县| 阳原县| 朝阳区| 莱阳市| 高碑店市| 昭觉县| 红安县| 沛县| 迁西县| 临安市| 锦屏县| 承德县| 松溪县| 道孚县| 寿阳县| 武宁县| 泗水县| 山东省| 辽源市| 湟中县| 大港区| 手游| 沙洋县|