99视频精品全国免费,一区二区视频国产,国产精品欧美久久久久无广告

亞<b>像素</b>

基于FPGA的H264視頻編碼器設(shè)計(jì)

隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會(huì)和國際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對(duì)JM8.6代碼進(jìn)行優(yōu)化，目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對(duì)部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法，首先對(duì)H.264編碼器的C代碼和算法進(jìn)行優(yōu)化，并對(duì)優(yōu)化后的結(jié)果進(jìn)行測(cè)試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上，滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后，以C模型為參考對(duì)H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊，并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì)，詳細(xì)說明模塊的工作原理和過程，然后進(jìn)行多組的仿真測(cè)試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計(jì)的正確性。

標(biāo)簽： FPGA H264 視頻編碼器

上傳時(shí)間： 2013-06-11

上傳用戶：kjgkadjg
紋理映射算法研究與FPGA實(shí)現(xiàn)

紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對(duì)實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。本文主要工作包括以下幾個(gè)方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式，減少紋理尋址的計(jì)算量，提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請(qǐng)閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對(duì)移動(dòng)設(shè)備對(duì)功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請(qǐng)閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計(jì)，并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請(qǐng)閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對(duì)部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對(duì)關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時(shí)延，在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。

標(biāo)簽： FPGA 映射算法研究

上傳時(shí)間： 2013-04-24

上傳用戶：yxvideo
真實(shí)感圖形繪制中明暗效果的FPGA實(shí)現(xiàn)

計(jì)算機(jī)圖形學(xué)中真實(shí)感成像包括兩部分內(nèi)容：物體的精確圖形表示；場(chǎng)景中光照效果的適當(dāng)?shù)拿枋觥９庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對(duì)物體進(jìn)行投影，然后再可見面上產(chǎn)生自然光照效果，可以實(shí)現(xiàn)場(chǎng)景的真實(shí)感顯示。光照明模型主要用于物體表面某點(diǎn)處的光強(qiáng)度計(jì)算。面繪制算法是通過光照模型中的光強(qiáng)度計(jì)算，以確定場(chǎng)景中物體表面的所有投影像素點(diǎn)的光強(qiáng)度。Phong明暗處理算法是生成真實(shí)感3D圖像最佳算法之一。但是由于其大量的像素級(jí)運(yùn)算和硬件難度而在實(shí)現(xiàn)實(shí)時(shí)真實(shí)感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術(shù)的發(fā)展以及對(duì)于高真實(shí)感實(shí)時(shí)圖形的需求使得Phong明暗處理算法的實(shí)現(xiàn)成為可能。利用泰勒級(jí)數(shù)近似的Fast Phong明暗處理算法適合硬件實(shí)現(xiàn)。此算法需要存儲(chǔ)大量數(shù)據(jù)的ROM。這增加了實(shí)現(xiàn)的難度。本文完成了以下工作： 1、本文簡(jiǎn)述了實(shí)時(shí)真實(shí)感圖形繪制管線，詳細(xì)敘述了所用到的光照明模型和明暗處理方法，并對(duì)幾種明暗處理方法的效果作了比較，實(shí)驗(yàn)結(jié)果表明Fast Phong明暗處理算法適用于實(shí)時(shí)真實(shí)感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構(gòu)及其開發(fā)流程的基礎(chǔ)上，結(jié)合Xilinx公司提供的FPGA開發(fā)工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設(shè)計(jì)與實(shí)現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實(shí)時(shí)真實(shí)感圖形繪制。 3、本文通過誤差分析，提出了優(yōu)化的查找表結(jié)構(gòu)。通過在FPGA上對(duì)本文所提結(jié)構(gòu)進(jìn)行驗(yàn)證。結(jié)果表明，本方案在提高速度、精度的同時(shí)將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。

標(biāo)簽： FPGA 圖形繪制

上傳時(shí)間： 2013-06-21

上傳用戶：ghostparker
CCD圖像的顏色插值算法研究

論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設(shè)計(jì)的改進(jìn)算法應(yīng)用到以FPGA為核心的圖像采集前端。出于對(duì)成本和體積的考慮，一般的數(shù)字圖像采集系統(tǒng)采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色濾波陣列(CFA)，經(jīng)過CFA后每個(gè)像素點(diǎn)只能獲得物理三基色(紅、綠、藍(lán))其中一種分量，形成馬賽克圖像。為了獲得全彩色圖像，就要利用周圍像素點(diǎn)的值近似地計(jì)算出被濾掉的顏色分量，稱這個(gè)過程為顏色插值。由于當(dāng)前對(duì)圖像采集系統(tǒng)的實(shí)時(shí)性要求越來越高，業(yè)內(nèi)已經(jīng)開始廣泛采用FPGA來進(jìn)行圖像處理，充分發(fā)揮硬件并行運(yùn)算的速度優(yōu)勢(shì)，以求在處理速度和成像質(zhì)量兩方面均達(dá)到滿意的效果。。主要的工作內(nèi)容如下: 　　本文首先介紹了彩色濾波陣列、圖像色彩恢復(fù)和插值算法的概念，然后分析和研究了當(dāng)下常用的顏色插值算法，如雙線性插值算法、加權(quán)系數(shù)法等等，指出了各個(gè)算法的特點(diǎn)和不足；接下來針對(duì)硬件系統(tǒng)并行運(yùn)算的特性和實(shí)時(shí)性處理的要求，結(jié)合其中兩種算法的思路設(shè)計(jì)了適用于硬件的改進(jìn)算法，該算法主要引入了方向標(biāo)志位的概念以及平滑的邊界仲裁法則來檢測(cè)邊界，借鑒利用梯度的三角函數(shù)關(guān)系來判斷邊界方向，通過簡(jiǎn)化且適用于硬件的方法計(jì)算加權(quán)系數(shù)，從而選擇合適的方向進(jìn)行插值。　　在介紹了FPGA用于圖像處理的優(yōu)勢(shì)后，針對(duì)FPGA的特點(diǎn)采用模塊化結(jié)構(gòu)設(shè)計(jì)，詳細(xì)闡述了本文算法的軟件實(shí)現(xiàn)過程及所使用到的關(guān)鍵技術(shù)；文章設(shè)計(jì)了一個(gè)以FPGA為核心的前端圖像采集平臺(tái)，并將改進(jìn)插值算法應(yīng)用到整個(gè)系統(tǒng)當(dāng)中。詳細(xì)分析了采集前端的硬件需求，討論了核心芯片的選型和硬件平臺(tái)設(shè)計(jì)中的注意事項(xiàng)，完成了印制電路板的制作。　　文章通過MATLAB仿真得到了量化的性能評(píng)估數(shù)據(jù)，并選取幾種算法在硬件平臺(tái)上運(yùn)行，得到了實(shí)驗(yàn)圖片。最后結(jié)合圖片的視覺效果和仿真數(shù)據(jù)對(duì)幾種不同算法的效果進(jìn)行了評(píng)估和比較，證明改進(jìn)的算法對(duì)圖像質(zhì)量有所增強(qiáng)，取得了良好的效果。

標(biāo)簽： CCD 圖像插值算法研究

上傳時(shí)間： 2013-06-11

上傳用戶：it男一枚
基于DSP的AdaBoost人臉檢測(cè)算法實(shí)現(xiàn)

·摘要：為解決人臉檢測(cè)實(shí)時(shí)性問題,提出了基于DSP實(shí)現(xiàn)人臉檢測(cè)算法.改進(jìn)了AdaBoost人臉檢測(cè)算法,在層次型AdaBoost檢測(cè)算法的基礎(chǔ)上,改進(jìn)了特征定義方式,提出模糊層次型人臉檢測(cè)器結(jié)構(gòu).介紹了TI公司的DSP芯片及其外圍電路,描述了系統(tǒng)中各個(gè)模塊的工作流程.最后,闡述了利用CCS對(duì)DSP程序進(jìn)行優(yōu)化.實(shí)驗(yàn)結(jié)果表明,在輸入圖像大小為256×256像素的條件下,檢測(cè)速度達(dá)到每秒2

標(biāo)簽： AdaBoost DSP 人臉檢測(cè)算法

上傳時(shí)間： 2013-04-24

上傳用戶：qqiang2006
pcb抄板軟件

用于PCB抄，要用像素高的相機(jī)先照下空板的圖片，下描圖

標(biāo)簽： pcb 抄板軟件

上傳時(shí)間： 2013-07-28

上傳用戶：lnnn30
屏幕取點(diǎn)工具.

屏幕取點(diǎn)工具.可以看到鼠標(biāo)所在位置的RGB像素..對(duì)于做LED顯示很有幫助

標(biāo)簽： 屏幕取點(diǎn)

上傳時(shí)間： 2013-07-23

上傳用戶：thuyenvinh
基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究

針對(duì)主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場(chǎng)可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對(duì)L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個(gè)像素點(diǎn),基于相同條件,比靜態(tài)內(nèi)存控制的面積大了一倍,驗(yàn)證了動(dòng)態(tài)內(nèi)存核[7 ]的實(shí)用性。

標(biāo)簽： Sdram SDR RAM LED

上傳時(shí)間： 2013-08-21

上傳用戶：sjw920325
實(shí)現(xiàn)UXGA解決方案的雙通道AD9981設(shè)計(jì)準(zhǔn)則

借助AD9981，利用一種雙芯片“乒乓”配置可以實(shí)現(xiàn)超過110 MHz的像素時(shí)鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設(shè)計(jì)有多種實(shí)現(xiàn)方式。本應(yīng)用筆記旨在讓用戶了解在實(shí)現(xiàn)這種配置時(shí)需要考慮的因素。相關(guān)變量包括布局和路由限制、時(shí)鐘選擇、圖形控制要求和最高速率要求等。

標(biāo)簽： UXGA 9981 AD 方案

上傳時(shí)間： 2013-10-11

上傳用戶：shinesyh
實(shí)現(xiàn)UXGA解決方案的雙通道AD9884A設(shè)計(jì)準(zhǔn)則

借助AD9884A，利用一種雙芯片“乒乓”配置可以實(shí)現(xiàn)超過140 MHz的像素時(shí)鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設(shè)計(jì)有多種實(shí)現(xiàn)方式。本應(yīng)用筆記旨在讓用戶了解在實(shí)現(xiàn)這種乒乓配置時(shí)需要考慮的因素。相關(guān)變量包括布局和路由限制、時(shí)鐘選擇、圖形控制要求和最高速率要求等。

標(biāo)簽： 9884A UXGA 9884 AD

上傳時(shí)間： 2013-10-28

上傳用戶：448949