<li id="kg4km"></li>
Ｍ＝４正交信號時數字通信系統進行蒙特卡羅仿真程序，當均值分別等于０，０.１，１.０，２．０時完成１００００個比特的仿真并求出誤比特概率。繪出理論誤碼率和蒙特拉羅仿真的差錯率并進行比較這倆個結果，并繪出每個均值情況下判決器的１０００個接受信噪比抽樣
標簽： 正 信號 仿真程序 數字通信系統
上傳時間： 2014-06-04
上傳用戶：songyue1991
M_UART 介紹了通用異步收發器（UART）的原理，并以可編程邏輯器件FPGA為核心控制部件，基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程完成UART的設計。經測試，該設計完全達到了設計要求。
標簽： M_UART UART 異步收發器
上傳時間： 2014-06-06
上傳用戶：ve3344
4位比較器，通過vhdl語言實現的四位比較器
標簽： 比較器
上傳時間： 2014-01-24
上傳用戶：love1314
一個用VHDL編程基于CPLD的EDA實驗板開發可以實現順計時和倒計時的秒表。要求計時的范圍為00.0S~99.9S，用三位數碼管顯示。 （1） 倒計時：通過小鍵盤可以實現設定計時時間（以秒為單位，最大計時時間為99.9秒）。通過鍵盤實現計時開始、計時結束。當所設定的倒計時間到達00.0S后，自動停止倒計時，同時響鈴。 （2） 順計時：初始值為00.0S，通過鍵盤實現開始計時和結束計時功能。計時結束后，顯示記錄的時間。 （3） 用三個發光二極管正確顯示以下狀態：倒計時狀態、順計時狀態、待機狀態。 （4） 每當接收到有效按鍵時，蜂鳴器發出提示聲。 順計時在一次計時中可以記錄三個不同的結束時間，并能通過按鍵顯示三次所記錄的時間。
標簽： VHDL CPLD 00.0 99.9
上傳時間： 2013-12-01
上傳用戶：zhangjinzj
用vhdl編寫的簡易電子中設計，經過測試成功，且用記事本上載，無需閱讀器進行閱讀。
標簽： vhdl 編寫 電子
上傳時間： 2014-09-03
上傳用戶：思琦琦
定時器的編程，vhdl語言，可以實現24時制定時器
標簽： 定時器 編程
上傳時間： 2013-12-19
上傳用戶：1427796291
用VHDL寫的源代碼程序，包涵三人表決器，七人表決器，全加器以及模24，模60的計數器，都是單文件的，由于程序小又多，所以集中在一起，供新學習VHDL語言的朋友們參考。
標簽： VHDL 源代碼 程序
上傳時間： 2016-10-28
上傳用戶：SimonQQ
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發工具
上傳時間： 2016-11-13
上傳用戶：skhlm
VHDL常用實例，適合初學者，有計時器等常用例子
標簽： VHDL
上傳時間： 2016-11-18
上傳用戶：熊少鋒
用VHDL編寫的PWM控制程序，通過寄存器控制20余路PWM輸出；qar是quartus的壓縮包格式
標簽： VHDL PWM 編寫 控制
上傳時間： 2014-01-23
上傳用戶：PresidentHuang
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="g2244"></center>
<button id="g2244"></button>
