亚洲免费观看,欧洲一区二区三区精品,亚洲国产精品女人久久久

代碼

ARM7_verilog代碼

關于ARM7的大部分功能的verilog代碼，這個是我從hackchina資源網上下載到的．

標簽： verilog ARM 代碼

上傳時間： 2013-12-16

上傳用戶：18165383642
Verilog RTL代碼新手上路教程

通過學習本教程提供的各種RTL小型電路模塊的代碼并且觀察電路的RTL結構和波形仿真的時序，可以快速的了解如何設計基本的電路組件

標簽： Verilog RTL 代碼教程

上傳時間： 2013-11-01

上傳用戶：manlian
頻率掃描的VHDL完整代碼

大家好，剛剛參加電子發燒友論壇，分享給大家一個我以前做的一個頻率掃描的VHDL代碼，希望大家喜歡！！！

標簽： VHDL 頻率掃描代碼

上傳時間： 2013-11-04

上傳用戶：alan-ee
VHDL代碼風格和常見的語法錯誤分析

VHDL代碼風格和常見的語法錯誤分析

標簽： VHDL 代碼錯誤分

上傳時間： 2013-11-25

上傳用戶：ca05991270
Altera器件的推薦代碼風格

01_Altera器件的推薦代碼風格

標簽： Altera 器件代碼

上傳時間： 2013-11-06

上傳用戶：huaidan
FIFO的verilog代碼

FIFO的verilog代碼

標簽： verilog FIFO 代碼

上傳時間： 2013-11-22

上傳用戶：不懂夜的黑
ZBT SRAM控制器參考設計,xilinx提供VHDL代碼

ZBT SRAM控制器參考設計,xilinx提供VHDL代碼 Description: Contains the following files readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf Platform: All Installation/Use: Use 'unzip' on the .zip file and 'gunzip' followed by 'tar -xvf' on the .tar.gz file.

標簽： xilinx SRAM VHDL ZBT

上傳時間： 2013-11-24

上傳用戶：31633073
USB接口控制器參考設計,xilinx提供VHDL代碼 us

USB接口控制器參考設計,xilinx提供VHDL代碼 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.

標簽： xilinx VHDL USB us

上傳時間： 2013-10-12

上傳用戶：windgate
ref sdr sdram vhdl代碼

ref-sdr-sdram-vhdl代碼 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

標簽： sdram vhdl ref sdr

上傳時間： 2013-11-13

上傳用戶：takako_yang
UART 4 UART參考設計，Xilinx提供VHDL代碼

UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.

標簽： UART Xilinx VHDL 參考設計

上傳時間： 2013-11-07

上傳用戶：jasson5678