紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
計算機圖形學中真實感成像包括兩部分內容：物體的精確圖形表示；場景中光照效果的適當的描述。光照效果包括光的反射、透明性、表面紋理和陰影。對物體進行投影，然后再可見面上產生自然光照效果，可以實現場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術的發展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現成為可能。利用泰勒級數近似的Fast Phong明暗處理算法適合硬件實現。此算法需要存儲大量數據的ROM。這增加了實現的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結構及其開發流程的基礎上，結合Xilinx公司提供的FPGA開發工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設計與實現。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優化的查找表結構。通過在FPGA上對本文所提結構進行驗證。結果表明，本方案在提高速度、精度的同時將ROM的數據量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
隨著人們對無線通信需求和質量的要求越來越高，無線通信設備的研發也變得越來越復雜，系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期，測試人員需要在實驗室模擬出無線信道的各種傳播特性，以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進算法，使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構成，每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置，并且保證反射體的角度和相位是均勻分布的隨機數，可以使得同一條路徑不同反射體之間的非相關特性，得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境，上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后，上行數據在CPU的控制下通過信道仿真器，然后送達基帶處理板解調，最后測試數據的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點，完成了對無線信道仿真器系統設計方案的吸收和修改。 其次，針對FPGA內部資源結構，研究了信道仿真器FPGA實現過程中的困難和資源的消耗，進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試；完成了FPGA和后臺軟件的聯合調試；完成了兩天線到四天線的改版工作，使FPGA內部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設計之后，對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行，即在數據誤塊率(BLER)一定的情況下，對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試，單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。
上傳時間： 2013-04-24
上傳用戶：小楊高1
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-06-12
上傳用戶：qq521
本文針對目前國內外基于FPGA實現模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術的發展，對模糊控制器的設計作了有益的探索，并達到了預期的實驗效果。文章綜述了模糊控制理論的產生、發展、應用現狀以及今后的發展方向；介紹了模糊邏輯、模糊控制的基本原理和模糊控制器的結構；闡述了常規模糊控制器的設計過程。文章介紹了運用 VHDL語言進行模糊控制器的設計過程。對模糊控制過程中隸屬度函數的存儲采用了分段存儲法，其設計方法簡單，提高了運算速度和運算精度。采用了“最大－最小”函數法簡化了模糊控制規則的推理過程。運用“倒數相乘法”實現除法器的設計，能夠實現任意數的除法運算，且精度較高。并以模糊空調溫度控制器為例進行了理論說明和模糊設計，并給出了相應的VHDL代碼。整體設計及其各個模塊都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平臺上進行了邏輯綜合及功能時序仿真，綜合與仿真的結果表明，基于FPGA的模糊控制器芯片消耗較少的硬件資源，達到了較高的設計性能，在速度和資源利用率方面均達到了較優的狀態，通過在 FPGA開發板上的驗證與測試，測試結果表明，所設計的模糊控制器可滿足實時模糊控制的要求。關鍵詞：模糊邏輯 模糊控制器 VHDL FPGA
上傳時間： 2013-04-24
上傳用戶：003030
單片機AT98C2051與語音芯片ISD2560組成的電腦語音系統的設計方法， 給出了電腦語音系統的實際電路、錄放音程序框圖以及源程序。利用該方法設計的電腦語音系統具有硬件電路簡單， 調試方便， 實用性強等特點， 并可作為電腦語音服務系統的語音板
上傳時間： 2013-04-24
上傳用戶：青春123
本文針對應用于軍用直升機上的Doppler/SINS組合導航系統對導航計算機高精度、高性能的要求，設計出一種基于DSP(TMS320C6713)和FPGA(Spartan-3E XC3S500E) 協同合作的機載導航計算機系統。在分析Doppler/SINS組合導航系統模型的特點和系統對導航計算機的需求后，提出了基于DSP和FPGA的機載導航計算機整體設計方案，該方案采用DSP負責導航解算，利用FPGA強大的內部資源擴展系統的通信接口，完成外圍通信模塊控制信號的整合。在導航計算機整體設計方案，包括硬件設計方案和軟件設計方案確立的基礎上，首先對 DSP和FPGA芯片進行選型，其次對實現各個功能模塊的關鍵技術進行研究和開發，包括基于FPGA的數據通信模塊、基于DSP的處理器模塊以及數據存儲模塊，開發過程中做了大量的仿真和驗證，最后對系統進行綜合測試和聯調，并進行了地面跑車實驗。實驗結果證明：系統能夠實時采集IMU角速率和加速度、Doppler雷達的速度等信息，能夠對IMU、Doppler、GPS、航姿系統、高度表等信息進行導航解算，生成當前位置、姿態等導航數據，并能夠完成與機載電子設備間的數據通信與控制。多次的聯調和跑車實驗結果證明，機載導航計算機達到了預期設計的目的，可以有效提高導航系統的運算精度，實現了高性能、小體積、低成本的要求，系統具有較高的應用價值。關鍵詞：Doppler/SINS組合導航，導航計算機，DSP,FPGA
上傳時間： 2013-07-25
上傳用戶：cc1915
Pr0teus的51系列單片機仿真的實例，初學者很有用的、、、、、、、、、、、、
上傳時間： 2013-04-24
上傳用戶：chuckbassboy
無線局域網是計算機網絡技術和無線通信技術相結合的產物，是利用無線媒介傳輸信息的計算機網絡。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術，引起了廣泛關注。在無線局域網(WLAN)系統中，OFDM調制技術已經被采用作為其物理層標準，并且公認為是下一代無線通信系統中的核心技術。基于IEEE802.11a的無線局域網標準的物理層采用了OFDM技術，能有效的對抗多徑信道衰落，達到54Mbps的速度，而未來而的IEEE802.11n將達到100Mbps的高速。因此，研發以OFDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發射機系統的FPGA實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統功能模塊的FPGA實現過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發射機系統各個模塊進行了詳細設計和仿真： (1)訓練序列生成模塊，包括長，短訓練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調制映射； (3)數據模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調制映射； (4)OFDM處理部分，包括導頻插入，加循環前綴，IFFT處理； (5)對整個發射處理部分聯調，并給出仿真結果另外，還完成了接收機部分模塊的FPGA設計，并給出了相應的頂層結構與仿真波形。最后提出了改進和進一步開發的方向。
上傳時間： 2013-04-24
上傳用戶：李彥東
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-06-07
上傳用戶：2525775
