WP374 Xilinx FPGA的部分重配置
WP374 Xilinx FPGA的部分重配置 ...
優(yōu)化配置技術資料
?? 資源總數(shù)：7434
?? 技術文檔：1
?? 源代碼：12705
?? 優(yōu)化配置全部資料 (7434個)
WP253 - 簡化FPGA配置設計過程
本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統(tǒng)和電路板設計人員簡化 FPGA 配置設計。用于配置 FPGA 的可選解決方案有很多，但它們通常都...
LTE標準下Turbo碼編譯碼器的集成設計
針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設計可以依據(jù)具體的信道環(huán)境和速率要求調節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案...
Spartan-3 FPGA 的 3.3V 配置應用指南
摘要:本應用指南提供了一種方法可從3.3V接口對Spartan™-3和Spartan-3L FPGA進行配置。它針對每種配置模式都提供了一組經(jīng)驗證的連接框圖。這些框圖是完整且可直接使用的解...
可重配置PLL使用手冊
本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例，介紹了其內嵌的增強型可重配置PLL在不同的輸入時鐘頻率之間的動態(tài)適應，其目的是通過提供PLL的重配置功能，使得不需要對FPG...
基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設計
數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描...
毫米波低相噪捷變頻高分辨率雷達頻率源設計
設計了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構成的三次變頻直接頻率合成方案，實現(xiàn)了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PL...
基于多目標規(guī)劃的礦車調度優(yōu)化模型
鋼鐵工業(yè)是國家工業(yè)的基礎之一，鐵礦是鋼鐵工業(yè)的主要原料基地。礦產地礦車的運輸組織效率與鋼產量有著十分緊密的聯(lián)系。因此高效率的礦車運輸調度組織是提高露天礦產量，增加其經(jīng)濟效益的重要途徑。本文結合礦區(qū)生產...
基于一種優(yōu)化的KNN算法在室內定位中的應用研究
根據(jù)位置指紋室內定位算法的理念，提出了一種旨在減小計算量的定位方法，并將此方法應用于KNN算法中。以KNN算法為例，理論上分析了其計算量優(yōu)化的情況，并在此優(yōu)化算法的基礎上，通過仿真比較了K的取值、AP...
思科交換機配置命令全集
思科交換機配置命令大全...