這是一個(gè)8位全加器，利用vhdl完成了電路的構(gòu)成，
標(biāo)簽： 8位 全加器
上傳時(shí)間： 2017-07-16
上傳用戶：s363994250
此文件為EDA的8位分頻器，但可以用于不同位分頻器，如：1位到10位等，用Quartus軟件來，以文件VHD格式編譯即可
標(biāo)簽： EDA 8位 分頻器
上傳時(shí)間： 2013-12-25
上傳用戶：003030
4 級(jí)流水方式的8 位全加器。。。。。。
標(biāo)簽： 方式 全加器
上傳時(shí)間： 2017-07-20
上傳用戶：362279997
8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器8位全加器
上傳時(shí)間： 2017-07-27
上傳用戶：plsee
十六位編解碼器，時(shí)分復(fù)用，很好的一個(gè)程序
標(biāo)簽： 十六位 編解碼器
上傳時(shí)間： 2013-12-02
上傳用戶：sz_hjbf
十六位編解碼器，時(shí)分復(fù)用，很好的一個(gè)程序文件
上傳時(shí)間： 2013-12-23
上傳用戶：hopy
本設(shè)計(jì)是設(shè)計(jì)了一個(gè)4位全加器的內(nèi)容，是由4個(gè)一位全加器串聯(lián)而成的
標(biāo)簽： 全加器
上傳時(shí)間： 2017-08-15
上傳用戶：水口鴻勝電器
8位相等比較器含源代碼，用VHDL語言編寫，具體很高的實(shí)用性，供讀者參考
標(biāo)簽： 8位 比較器 源代碼
上傳時(shí)間： 2017-08-21
上傳用戶：coeus
本程序是在一位全加器的基礎(chǔ)上設(shè)計(jì)一個(gè)16位的加法器,用Verilog HDL語言描述.
標(biāo)簽： Verilog HDL 程序 全加器
上傳時(shí)間： 2013-12-03
上傳用戶：moerwang
MSP430F2274利用內(nèi)部10位AD轉(zhuǎn)換器測(cè)溫度的源程序。
標(biāo)簽： F2274 2274 430F MSP
上傳時(shí)間： 2017-08-31
上傳用戶：zukfu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
