8位優先編碼器 verilog CPLD EPM1270 源代碼
標簽： verilog 1270 CPLD EPM
上傳時間： 2013-12-18
上傳用戶：gtf1207
基于eda中vhdl語言的一位全加器的設計，詳細的設計過程和實驗現象，相互學習
標簽： vhdl eda 語言 全加器
上傳時間： 2014-01-15
上傳用戶：baiom
此程序是用VHDL硬件描述語言編寫的,實現四位全加器的功能
標簽： VHDL 程序 硬件描述語言 全加器
上傳時間： 2017-01-07
上傳用戶：天誠24
感應同步器及其系統~詳細講解了感應同步器及其系統的原理及測角系統數顯表的研究與設計
標簽： 同步器 測角系統 數顯表
上傳時間： 2014-01-22
上傳用戶：bruce
1位全加器的vhdl設計 通過兩個半加起實現
標簽： vhdl 全加器
上傳時間： 2017-01-12
上傳用戶：徐孺
高精度16位AD轉化器AD7708的詳細應用，包括硬件連接，軟件實現
標簽： 7708 AD 高精度 轉化器
上傳時間： 2017-01-14
上傳用戶：zyt
用vhdl語句描述4位等值比較器，4選1多路選擇器，8位奇偶校驗電路功能
標簽： vhdl 比較器
上傳用戶：FreeSky
這是我在ISP編程實驗中獨立編寫的采用結構化描述的四位全加器，通過四次映射一位全加器的方式實現了四位全加器的功能，并附有數碼顯示模塊，將全加器的運算結果輸出到數碼管顯示。
標簽： ISP 編程實驗 獨立 全加器
上傳時間： 2017-01-19
上傳用戶：1583060504
ADC0809是一款8通道復用的8位AD轉換器，數據獲取的關鍵部分是它的8位模/數轉換器。這個部分主要是由3部分組成：256R的階梯網絡，連續逼近的電阻，和比較器。 ADC0809在單片機上的應用,C語言源碼,Keil uVision3工程文件,附原理圖及說明學習文檔
標簽： 0809 ADC 8位 AD轉換器
上傳時間： 2017-01-27
上傳用戶：gut1234567
通過VHDL實現4位全加器，8位全加器，和8位通用寄存器的設計
標簽： VHDL 全加器
上傳時間： 2014-01-11
上傳用戶：lanwei
蟲蟲下載站版權所有 京ICP備2021023401號-1
