EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-17
上傳用戶(hù)：牛津鞋
04_使用Timequest約束和分析源同步電路
上傳時(shí)間： 2013-10-30
上傳用戶(hù)：ZJX5201314
為實(shí)現(xiàn)某專(zhuān)用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號(hào)設(shè)計(jì)
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：xiaowei314
為了對(duì)中頻PCM信號(hào)進(jìn)行直接解調(diào)，提出一種全新的數(shù)字化PCM中頻解調(diào)器的設(shè)計(jì)方法。在實(shí)現(xiàn)過(guò)程中，采用大規(guī)模的FPGA芯片對(duì)位幀同步器進(jìn)行了融合，便于設(shè)備的集成化和小型化。這種新型的中頻解調(diào)器比傳統(tǒng)的基帶解調(diào)器具有硬件成本低和誤碼率低等優(yōu)點(diǎn)。
標(biāo)簽： FPGA PCM 數(shù)字化 中頻
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：ddddddos
為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語(yǔ)言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過(guò)仿真和實(shí)驗(yàn)表明，系統(tǒng)具有良好的穩(wěn)定性和動(dòng)態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對(duì)干擾誤差信號(hào)具有較強(qiáng)的容錯(cuò)性，能夠滿(mǎn)足高性能的運(yùn)動(dòng)控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動(dòng)系統(tǒng)的要求。
標(biāo)簽： FPGA 性能 永磁同步 電機(jī)驅(qū)動(dòng)
上傳時(shí)間： 2013-10-13
上傳用戶(hù)：fdmpy
基于現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），設(shè)計(jì)了采用RS485標(biāo)準(zhǔn)的數(shù)據(jù)通信協(xié)議。其中，高速信號(hào)接收，采用同步485通信協(xié)議，高速接口包括時(shí)鐘和數(shù)據(jù)兩個(gè)信號(hào)，時(shí)鐘速率3.6864 MHz，利用同步時(shí)鐘上升沿檢測(cè)數(shù)據(jù)。低速信號(hào)接收采用異步485通信協(xié)議，波特率115.2 kbps，每字節(jié)1個(gè)起始位，8個(gè)數(shù)據(jù)位，1個(gè)截止位。針對(duì)高速數(shù)據(jù)接收時(shí)的情況，加入1 MB 容量的靜態(tài)存儲(chǔ)器SRAM作為緩存，保證接收數(shù)據(jù)的可靠性。
標(biāo)簽： 485 RS 數(shù)據(jù)通信 協(xié)議
上傳時(shí)間： 2013-10-10
上傳用戶(hù)：笨小孩
當(dāng)捷聯(lián)慣組（SIMU）安裝到載車(chē)上存在安裝誤差時(shí)，航位推算誤差與安裝誤差、里程計(jì)刻度系數(shù)誤差、初始對(duì)準(zhǔn)誤差有關(guān)。利用捷聯(lián)慣導(dǎo)系統(tǒng)和航位推算系統(tǒng)構(gòu)成組合導(dǎo)航系統(tǒng)可實(shí)現(xiàn)對(duì)上述誤差的估計(jì)。為此，推導(dǎo)了慣組和載車(chē)間存在安裝誤差時(shí)的慣導(dǎo)/航位推算組合導(dǎo)航系統(tǒng)的系統(tǒng)方程。仿真分析表明，組合導(dǎo)航系統(tǒng)可有效估計(jì)出安裝誤差、水平陀螺隨機(jī)常值漂移和加速度計(jì)隨機(jī)常值偏置。
標(biāo)簽： 捷聯(lián)慣導(dǎo) 組合導(dǎo)航 算法研究
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：ruixue198909
IEEE 802.11n無(wú)線(xiàn)局域網(wǎng)標(biāo)準(zhǔn)為了避免不必要的波束成型采用了循環(huán)移位機(jī)制，該機(jī)制對(duì)符號(hào)同步造成障礙，使得符號(hào)同步產(chǎn)生所謂的假多徑問(wèn)題。針對(duì)這個(gè)問(wèn)題，本文提出了一種采用移位疊加的本地訓(xùn)練序列互相關(guān)的同步方法。通過(guò)對(duì)IEEE 802.11n無(wú)線(xiàn)局域網(wǎng)系統(tǒng)進(jìn)行建模仿真，對(duì)新提出的方法和前人所提出的方法進(jìn)行比較。最終驗(yàn)證該同步方法具有實(shí)用性，能夠大幅度的提升同步的精度，使得符號(hào)同步的定位誤差控制在2個(gè)采樣點(diǎn)之內(nèi)。
標(biāo)簽： 802.11 IEEE 無(wú)線(xiàn)局域網(wǎng)
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：z754970244
根據(jù)突發(fā)OFDM系統(tǒng)的特點(diǎn)，提出了一種具有實(shí)用價(jià)值的OFDM幀同步方法。在經(jīng)典SC算法的基礎(chǔ)上，提出了改進(jìn)型SC算法和基于時(shí)域PN序列的改進(jìn)型SC算法。對(duì)這兩種算法進(jìn)行了仿真對(duì)比，仿真結(jié)果表明基于時(shí)域PN序列的SC算法能夠?qū)崿F(xiàn)突發(fā)幀的精同步，而改進(jìn)型SC算法只能實(shí)現(xiàn)粗同步。但是改進(jìn)型SC算法更適合FPGA實(shí)現(xiàn)，采用Verilog HDL語(yǔ)言，在Quartus II上完成開(kāi)發(fā)，同時(shí)給出了其在ModelSim 6.5b下的仿真結(jié)果，結(jié)果表明，方案是完全可行的。
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：yulg
通信原理中同步原理介紹。
標(biāo)簽： 通信原理
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：lizhen9880
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
