一本一本久久a久久精品综合妖精,午夜精品久久久久久久久久蜜桃 ,国模叶桐国产精品一区

位單片機(jī)

《32位MCU開發(fā)全攻略——上冊》.rar

32位MCU開發(fā)全攻略 32位MCU開發(fā)全攻略 32位MCU開發(fā)全攻略

標(biāo)簽： MCU

上傳時間： 2013-06-20

上傳用戶：LouieWu
《32位MCU開發(fā)全攻略——下冊》.rar

32位MCU開發(fā)全攻略—下 32位MCU開發(fā)全攻略—下 32位MCU開發(fā)全攻略—下

標(biāo)簽： MCU

上傳時間： 2013-05-30

上傳用戶：RedLeaves1995
一種16位音頻SigmaDelta模數(shù)轉(zhuǎn)換器的研究與設(shè)計.rar

Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計，降低了生產(chǎn)成本。本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計出了運(yùn)算量和存儲量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。論文的仿真結(jié)果表明，所設(shè)計的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。關(guān)鍵詞：Sigma-Ddta；信噪比；多級噪聲整形；數(shù)字抽取濾波器

標(biāo)簽： SigmaDelta 音頻模數(shù)轉(zhuǎn)換器

上傳時間： 2013-06-27

上傳用戶：songyuncen
用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言.rar

用一片CPLD實現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語言

標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán)

上傳時間： 2013-05-27

上傳用戶：hewenzhi
基于FPGA的海事衛(wèi)星突發(fā)信號位同步檢測研究及實現(xiàn).rar

碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標(biāo)簽： FPGA 海事衛(wèi)星信號

上傳時間： 2013-04-24

上傳用戶：yare
大功率單片開關(guān)電源設(shè)計.rar

0 引言　　開關(guān)電源具有效率高、重量輕、體積小，穩(wěn)壓范圍寬等突出優(yōu)點，從20世紀(jì)中期問世以來，發(fā)展極其迅猛，在計算機(jī)、通信、航天、辦公和家用電器等方面得到了廣泛的應(yīng)用，大有取代線性穩(wěn)壓電源之勢。提高電路的集成化是開關(guān)電源的追求之一，對中小功率開關(guān)電源來說是實現(xiàn)單片集成化。開關(guān)集成穩(wěn)壓器是指將控制電路、功率開關(guān)管和保護(hù)電路等集成在一個芯片內(nèi)，而由開關(guān)集成穩(wěn)壓器構(gòu)成的開關(guān)電源就稱之為單片開關(guān)電源。

標(biāo)簽： 大功率單片開關(guān) 電源設(shè)計

上傳時間： 2013-04-24

上傳用戶：zl5712176
基于FPGA的數(shù)據(jù)采集系統(tǒng)的SOPC實現(xiàn)

本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進(jìn)和升級，同時也可以降低成本和提高可靠性。

標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)

上傳時間： 2013-07-12

上傳用戶：a155166
基于FPGA的頻率特性測試儀的研制

頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進(jìn)行了探索。本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究：第一，由掃頻信號發(fā)生器的設(shè)計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究，并改進(jìn)了ROM壓縮方法，在提高壓縮比的同時，改進(jìn)了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進(jìn)行了深入的研究，并針對累加器的特點，進(jìn)行了一系列的改進(jìn)，使系統(tǒng)能在100MHz的頻率下正常工作。第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進(jìn)行改進(jìn)，完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計，并用此方法實現(xiàn)了頻率特性的測試。在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計方案；以VerilogHDL為設(shè)計語言，實現(xiàn)了頻率特性測試儀主要部分的設(shè)計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。本文首先對相關(guān)的概念理論進(jìn)行了介紹，包括DDS原理、流水線技術(shù)等，進(jìn)而提出了系統(tǒng)的總體設(shè)計方案，包括設(shè)計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細(xì)地闡述了兩個主要模塊的設(shè)計，并給出了實現(xiàn)方式。

標(biāo)簽： FPGA 頻率特性測試儀的研制

上傳時間： 2013-06-08

上傳用戶：xiangwuy
基于單片F(xiàn)PGA的雷達(dá)處理機(jī)實現(xiàn)

根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求新的高速的數(shù)字信號處理實現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理。　　

標(biāo)簽： FPGA 雷達(dá) 處理機(jī)

上傳時間： 2013-04-24

上傳用戶：suonidaoke
ARM嵌入式教學(xué)實驗系統(tǒng)的研究與實現(xiàn)

ARM嵌入式技術(shù)在工業(yè)和生活中正得到越來越廣泛的應(yīng)用，為了適應(yīng)技術(shù)的發(fā)展和社會的需求，滿足為社會培養(yǎng)創(chuàng)新型人才的需要，高校通信類和電子類專業(yè)開設(shè)ARM嵌入式技術(shù)相關(guān)課程及其實驗課程將成為趨勢。在課程中設(shè)置合理實驗，可以有效提高學(xué)生的動手能力和培養(yǎng)創(chuàng)新性思維，幫助學(xué)生更快、更好地掌握理論和應(yīng)用技術(shù)。論文設(shè)計的ARM嵌入式教學(xué)實驗系統(tǒng)包括一塊適合普通高校嵌入式技術(shù)實驗課程教學(xué)的實驗開發(fā)板及其配套的實驗。該實驗系統(tǒng)針對一般高校所開設(shè)的ARM嵌入式技術(shù)相關(guān)課程的要求而設(shè)計，配套實驗符合教學(xué)大綱及實驗課時的要求。論文設(shè)計的實驗開發(fā)板主要組成模塊有：最小系統(tǒng)，包括控制器模塊、電源模塊、復(fù)位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴(kuò)展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網(wǎng)模塊等。實驗開發(fā)板采用S3C4510B網(wǎng)絡(luò)控制芯片用作控制和信號處理，使用網(wǎng)絡(luò)接口芯片DM9161和隔離變壓器H1102完成網(wǎng)絡(luò)接入，使用AM29LV160和HY57V641620HG構(gòu)建16位存儲單元，使用AT24C01和PCF8583來構(gòu)建I2C接口，使用MAX232完成TTL電平轉(zhuǎn)換以擴(kuò)展RS232串口，并擴(kuò)展鍵盤和LCD實現(xiàn)人機(jī)交互。實驗開發(fā)板的硬件設(shè)計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學(xué)生盡可能的創(chuàng)造動手制作PCB的實驗條件。實驗板的接口設(shè)計能夠讓學(xué)生較為方便地開展實驗，并考慮了實驗板擴(kuò)展和二次開發(fā)的需要。論文設(shè)計的實驗系統(tǒng)配套實驗主要有基礎(chǔ)實驗、擴(kuò)展實驗和設(shè)計實驗。基礎(chǔ)實驗主要幫助學(xué)生熟悉嵌入式系統(tǒng)的片內(nèi)資源和特殊功能寄存器的配置方法，對整個嵌入式系統(tǒng)的架構(gòu)有一定的理解，能編程完成一些簡單的控制功能；擴(kuò)展實驗主要幫助學(xué)生建立嵌入式系統(tǒng)開發(fā)和設(shè)計的基本理念，能夠設(shè)計和實現(xiàn)常見的外設(shè)驅(qū)動程序，能夠進(jìn)行操作系統(tǒng)的配置和移植，能夠自行對實驗板進(jìn)行一定程度的擴(kuò)展；設(shè)計實驗?zāi)軌驇椭鷮W(xué)生提高嵌入式系統(tǒng)的設(shè)計開發(fā)能力，使學(xué)生能根據(jù)需要設(shè)計出實現(xiàn)一定功能的擴(kuò)展模塊，從而使實驗板擴(kuò)展成實現(xiàn)具體功能的工業(yè)產(chǎn)品。基礎(chǔ)實驗包括ADS集成環(huán)境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴(kuò)展實驗包括建立交叉編譯環(huán)境實驗、操作系統(tǒng)編譯實驗、操作系統(tǒng)移植實驗、以太網(wǎng)通信實驗、TFTP實驗、WEB訪問實驗；設(shè)計實驗包括TCP/IP協(xié)議棧實驗、Web服務(wù)器實驗。學(xué)生通過完成基礎(chǔ)實驗、擴(kuò)展實驗和設(shè)計實驗來達(dá)到教學(xué)大綱的要求，并可以在此基礎(chǔ)上進(jìn)行更深入的創(chuàng)新性開發(fā)實驗，可以滿足一般高校嵌入式技術(shù)實驗課程教學(xué)的需要。論文介紹了嵌入式交叉編譯環(huán)境的建立以及實驗開發(fā)板設(shè)計完成后進(jìn)行的調(diào)試。實驗開發(fā)板移植的嵌入式操作系統(tǒng)為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統(tǒng)的擴(kuò)展方案和二次開發(fā)方案，并對嵌入式新技術(shù)的發(fā)展做了粗淺的探討。論文所做的工作以科學(xué)發(fā)展觀為指導(dǎo)，是對普通高校ARM嵌入式技術(shù)實驗課程設(shè)計的一次有益探索。

標(biāo)簽： ARM 嵌入式教學(xué)實驗系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：jjq719719

<strike id="y2624"></strike>