磁芯電感器的諧波失真分析 摘 要：簡述了改進鐵氧體軟磁材料比損耗系數和磁滯常數ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數對諧波測量的影響，提出了磁心性能的調控方向。 關鍵詞：比損耗系數， 磁滯常數ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產廠家和軟磁鐵氧體生產廠家，在電感器和變壓器產品的總諧波失真指標控制上，進行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術上采取了不少有效措施，促進了質量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡稱THD，并不是什么新的概念，早在幾十年前的載波通信技術中就已有嚴格要求<1>。1978年郵電部公布的標準YD/Z17－78“載波用鐵氧體罐形磁心”中，規定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產生的非線性失真。這種相對比較的實用方法，專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報、電話設備的遙測振蕩器和線路放大器系統，其非線性失真有很嚴格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時，所配用線圈應用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測磁心配對安裝好后，先調節振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測得的主波電平 （P2）為+17.4 dB，然后在33′端子處測得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發現諧波失真的測量是一項很精細的工作，其中測量系統的高、低通濾波器，信號源和放大器本身的三次諧波衰耗控制很嚴，阻抗必須匹配，薄膜電容器的非線性也有相應要求。濾波器的電感全由不帶任何磁介質的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對磁心分選的誤判。 為了滿足多路通信整機的小型化和穩定性要求， 必須生產低損耗高穩定磁心。上世紀 70 年代初，1409 所和四機部、郵電部各廠，從工藝上改變了推板空氣窯燒結，出窯后經真空罐冷卻的落后方式，改用真空爐，并控制燒結、冷卻氣氛。技術上采用共沉淀法攻關試制出了μQ乘積 60 萬和 100 萬的低損耗高穩定材料，在此基礎上，還實現了高μ7000～10000材料的突破，從而大大縮短了與國外企業的技術差異。當時正處于通信技術由FDM（頻率劃分調制）向PCM（脈沖編碼調制） 轉換時期， 日本人明石雅夫發表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優鐵氧體材料<3>，其磁滯系數降為優鐵
上傳時間： 2013-12-15
上傳用戶：天空說我在
需求描述： 南水北調工程東線江蘇江陰至山東濟寧之間，地勢北高南低，沿途需要建立一系列大型抽水泵站進行梯級抽水。通常每兩個泵站之間需要建設一座水庫作為中轉。低處泵站將水抽到中轉水庫，再由高處泵站向更高的中轉水庫抽水。設有泵站A，B和中轉水庫C，泵站設有一定數量的抽水機，水庫有一定容量，當水位高于允許最高水位，禁止低處泵站注水；當水位低于允許最低水位，禁止高處泵站抽水。 請用面向對象方法設計一個仿真程序，要求： 1， 兩座泵站在隨機時間，以隨機時間長度，隨機臺抽水機抽水或注水 2， 水庫根據自身容量允許或禁止泵站抽水，以保證自身處于安全水位。 3， 泵站即使在允許抽水/注水條件下，依然可以根據自身狀態（如高/低處水庫水位情況）選擇抽水/注水，由于只考慮兩個泵站一個水庫，此功能可由隨機數實現。 剛學java,寫的比較業余,請高手指點!
上傳時間： 2014-01-16
上傳用戶：541657925
//=== === === === === === === === === === === ===== //函數說明 //函數名稱：Correlation //函數功能：計算最小二乘法擬合的多項式的相關系數 //使用方法：int M------ 擬合多項式的階數（已知條件） // double *b--- 擬合曲線的系數,排列順序為由高階到低階（已知條件） // double *x--- 結點x軸數據（已知條件） // double *y--- 結點y軸數據（已知條件） // double *Yg-- 結點估計值，個數為m（過程變量） // int m------ 結點個數（已知條件） //注意事項：多項式階數最高為10,多項式的形式為 y = a0 + a1x +a2x2
標簽： Correlation 函數 計算 最小二乘法擬合
上傳時間： 2013-11-26
上傳用戶：change0329
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
上傳時間： 2013-12-02
上傳用戶：wang0123456789
TLV1544與TMS320VC5402通過串行口連接，此時，A／D轉換芯片作為從設備，DSP提供幀同步和輸入／輸出時鐘信號。TLV1544與DSP之間數據交換的時序圖如圖3所示。 開始時， 為高電平（芯片處于非激活狀態），DATA IN和I/OCLK無效，DATAOUT處于高阻狀態。當串行接口使CS變低（激活），芯片開始工作，I／OCLK和DATAIN能使DATA OUT不再處于高阻狀態。DSP通過I／OCLK引腳提供輸入／輸出時鐘8序列，當由DSP提供的幀同步脈沖到來后，芯片從DATA IN接收4 b通道選擇地址，同時從DATAOUT送出的前一次轉換的結果，由DSP串行接收。I／OCLK接收DSP送出的輸入序列長度為10～16個時鐘周期。前4個有效時鐘周期，將從DATAIN輸入的4 b輸入數據裝載到輸入數據寄存器，選擇所需的模擬通道。接下來的6個時鐘周期提供模擬輸入采樣的控制時間。模擬輸入的采樣在前10個I／O時鐘序列后停止。第10個時鐘沿（確切的I／O時鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇）將EOC變低，轉換開始。
上傳時間： 2014-12-05
上傳用戶：yepeng139
設計一個字節（8 位）比較器。 要求：比較兩個字節的大小，如a[7:0]大于 b[7:0]輸出高電平,否則輸出低電平,改寫測試 模型,使其能進行比較全面的測試 。
上傳時間： 2015-11-07
上傳用戶：manking0408
網上購物系統是隨著電子商務的發展而發展起來的，它簡單、快捷、成本低，越來越受人們的歡迎。 網上購物系統主要有以下功能：商品的展示，搜索商品的功能，虛擬購物車，顧客個人信息記錄，安全的網上支付。其中，商品的展示可以供顧客瀏覽和挑選。搜索功能允許你通過各種參數來搜索所售商品。顧客可以把購買的商品放到購物車保存直到他離開。信息記錄把顧客的購買情況記錄下來可以讓顧客查看他們的購物記錄。你可以選擇不同支付方式付款。系統對顧客來說是非常方便的。 系統采用ASP技術，基于B/S結構，用SQL Server 2000作為數據庫。
上傳時間： 2014-01-08
上傳用戶：jcljkh
函數名稱:CRC-16 Process 函數原型:INT16U make_crc16(INT8U *msgaddr,INT8U datalen) 函數功能:進行CRC校驗和產生CRC代碼.這個函數只影響全局變量crc16. 校驗字放在字符串最后,低8位在前高8位在后. msgaddr : 進行CRC16校驗的據塊的首地址 datalen : 進行CRC16校驗的據塊的個數 CRC-ITU的計算算法如下： a.寄存器組初始化為全"1"(0xFFFF)。 b.寄存器組向右移動一個字節。 c.剛移出的那個字節與數據字節進行異或運算，得出一個指向值表的索引。 d.索引所指的表值與寄存器組做異或運算。 f.數據指針加1，如果數據沒有全部處理完，則重復步驟b。 g.寄存器組取反，得到CRC，附加在數據之后(這一步可省略)。
上傳時間： 2015-12-21
上傳用戶：llandlu
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
上傳時間： 2014-01-02
上傳用戶：LIKE
該題目要求使用LED16*16顯示矩陣設計接口滾動顯示漢字。使用8255把cpu與顯示外設LED聯系起來。16*16LED是16列陰極連在一起，16列陽極連在一起的256個二極管矩陣，當陽極為高電平，陰極為低電平時，二極管發光。通過8255的A口接前8列，高電平有效，C口接后8列，高電平有效，B口接前8行，低電平有效。
上傳時間： 2013-12-20
上傳用戶：qb1993225
