本應用規格書詳細描述了飛利浦一通道和兩通道SC16Cxxx 器件與飛利浦低功耗SC16CxxxB 器件之間的不同，希望從原飛利浦方案轉移到新方案的客戶能夠在這流程中找到有用的信息。
上傳時間： 2013-10-15
上傳用戶：a3318966
單片機系統的低功耗設計策略:摘要嵌入式系統的低功耗設計需要全面分析各方面因素，統籌規劃。在設計之初，各個因素往往是相互制約、相互影響的，一個降低系統功耗的措施有時會帶來其他方面的“負效應”。因此，降低系統整體功耗，需要仔細分析和計算。本文從硬件和應用軟件設計兩個方面，闡述一個以單片機為核心的嵌入式系統低功耗設計時所需考慮的一些問題。關鍵詞低功耗設計 硬件設計 應用軟件設計 低功耗模式 在嵌入式應用中，系統的功耗越來越受到人們的重視，這一點對于需要電池供電的便攜式系統尤其明顯。降低系統功耗，延長電池的壽命，就是降低系統的運行成本。對于以單片機為核心的嵌入式應用，系統功耗的最小化需要從軟、硬件設計兩方面入手。 隨著越來越多的嵌入式應用使用了實時操作系統，如何在操作系統層面上降低系統功耗也成為一個值得關注的問題。限于篇幅，本文僅從硬件設計和應用軟件設計兩個方面討論。
上傳時間： 2013-11-21
上傳用戶：zhenyushaw
MSP430系列超低功耗16位單片機原理與應用TI公司的MSP430系列微控制器是一個近期推出的單片機品種。它在超低功耗和功能集成上都有一定的特色，尤其適合應用在自動信號采集系統、液晶顯示智能化儀器、電池供電便攜式裝置、超長時間連續工作設備等領域。《MSP430系列超低功耗16位單片機原理與應用》對這一系列產品的原理、結構及內部各功能模塊作了詳細的說明，并以方便工程師及程序員使用的方式提供軟件和硬件資料。由于MSP430系列的各個不同型號基本上是這些功能模塊的不同組合，因此，掌握《MSP430系列超低功耗16位單片機原理與應用》的內容對于MSP430系列的原理理解和應用開發都有較大的幫助。《MSP430系列超低功耗16位單片機原理與應用》的內容主要根據TI公司的《MSP430 Family Architecture Guide and Module Library》一書及其他相關技術資料編寫。 《MSP430系列超低功耗16位單片機原理與應用》供高等院校自動化、計算機、電子等專業的教學參考及工程技術人員的實用參考，亦可做為應用技術的培訓教材。MSP430系列超低功耗16位單片機原理與應用 目錄 第1章 MSP430系列1.1 特性與功能1.2 系統關鍵特性1.3 MSP430系列的各種型號??第2章 結構概述2.1 CPU2.2 代碼存儲器?2.3 數據存儲器2.4 運行控制?2.5 外圍模塊2.6 振蕩器、倍頻器和時鐘發生器??第3章 系統復位、中斷和工作模式?3.1 系統復位和初始化3.2 中斷系統結構3.3 中斷處理3.3.1 SFR中的中斷控制位3.3.2 外部中斷3.4 工作模式3.5 低功耗模式3.5.1 低功耗模式0和模式13.5.2 低功耗模式2和模式33.5.3 低功耗模式43.6 低功耗應用要點??第4章 存儲器組織4.1 存儲器中的數據4.2 片內ROM組織4.2.1 ROM表的處理4.2.2 計算分支跳轉和子程序調用4.3 RAM與外圍模塊組織4.3.1 RAM4.3.2 外圍模塊--地址定位4.3.3 外圍模塊--SFR??第5章 16位CPU?5.1 CPU寄存器5.1.1 程序計數器PC5.1.2 系統堆棧指針SP5.1.3 狀態寄存器SR5.1.4 常數發生寄存器CG1和CG2?5.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令集概述5.3.1 雙操作數指令5.3.2 單操作數指令5.3.3 條件跳轉5.3.4 模擬指令的簡短格式5.3.5 其他指令5.4 指令分布??第6章 硬件乘法器?6.1 硬件乘法器的操作6.2 硬件乘法器的寄存器6.3 硬件乘法器的SFR位6.4 硬件乘法器的軟件限制6.4.1 硬件乘法器的軟件限制--尋址模式6.4.2 硬件乘法器的軟件限制--中斷程序??第7章 振蕩器與系統時鐘發生器?7.1 晶體振蕩器7.2 處理機時鐘發生器7.3 系統時鐘工作模式7.4 系統時鐘控制寄存器7.4.1 模塊寄存器7.4.2 與系統時鐘發生器相關的SFR位7.5 DCO典型特性??第8章 數字I/O配置?8.1 通用端口P08.1.1 P0的控制寄存器8.1.2 P0的原理圖8.1.3 P0的中斷控制功能8.2 通用端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理圖8.2.3 P1、P2的中斷控制功能8.3 通用端口P3、P48.3.1 P3、P4的控制寄存器8.3.2 P3、P4的原理圖8.4 LCD端口8.5 LCD端口--定時器/端口比較器??第9章 通用定時器/端口模塊?9.1 定時器/端口模塊操作9.1.1 定時器/端口計數器TPCNT1--8位操作9.1.2 定時器/端口計數器TPCNT2--8位操作9.1.3 定時器/端口計數器--16位操作9.2 定時器/端口寄存器9.3 定時器/端口SFR位9.4 定時器/端口在A/D中的應用9.4.1 R/D轉換原理9.4.2 分辨率高于8位的轉換??第10章 定時器?10.1 Basic Timer110.1.1 Basic Timer1寄存器10.1.2 SFR位10.1.3 Basic Timer1的操作10.1.4 Basic Timer1的操作--LCD時鐘信號fLCD?10.2 8位間隔定時器/計數器10.2.1 8位定時器/計數器的操作10.2.2 8位定時器/計數器的寄存器10.2.3 與8位定時器/計數器有關的SFR位10.2.4 8位定時器/計數器在UART中的應用10.3 看門狗定時器11.1.3 比較模式11.1.4 輸出單元11.2 TimerA的寄存器11.2.1 TimerA控制寄存器TACTL11.2.2 捕獲/比較控制寄存器CCTL11.2.3 TimerA中斷向量寄存器11.3 TimerA的應用11.3.1 TimerA增計數模式應用11.3.2 TimerA連續模式應用11.3.3 TimerA增/減計數模式應用11.3.4 TimerA軟件捕獲應用11.3.5 TimerA處理異步串行通信協議11.4 TimerA的特殊情況11.4.1 CCR0用做周期寄存器11.4.2 定時器寄存器的啟/停11.4.3 輸出單元Unit0??第12章 USART外圍接口--UART模式?12.1 異步操作12.1.1 異步幀格式12.1.2 異步通信的波特率發生器12.1.3 異步通信格式12.1.4 線路空閑多處理機模式12.1.5 地址位格式12.2 中斷與控制功能12.2.1 USART接收允許12.2.2 USART發送允許12.2.3 USART接收中斷操作12.2.4 USART發送中斷操作12.3 控制與狀態寄存器12.3.1 USART控制寄存器UCTL12.3.2 發送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調制控制寄存器12.3.5 USART接收數據緩存URXBUF12.3.6 USART發送數據緩存UTXBUF12.4 UART模式--低功耗模式應用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART模式的波特率12.4.3 節約MSP430資源的多處理機模式12.5 波特率的計算??第13章 USART外圍接口--SPI模式?13.1 USART的同步操作13.1.1 SPI模式中的主模式--MM=1、SYNC=113.1.2 SPI模式中的從模式--MM=0、SYNC=113.2 中斷與控制功能13.2.1 USART接收允許13.2.2 USART發送允許13.2.3 USART接收中斷操作13.2.4 USART發送中斷操作13.3 控制與狀態寄存器13.3.1 USART控制寄存器13.3.2 發送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調制控制寄存器13.3.5 USART接收數據緩存URXBUF13.3.6 USART發送數據緩存UTXBUF??第14章 液晶顯示驅動?14.1 LCD驅動基本原理14.2 LCD控制器/驅動器14.2.1 LCD控制器/驅動器功能14.2.2 LCD控制與模式寄存器14.2.3 LCD顯示內存14.2.4 LCD操作軟件例程14.3 LCD端口功能14.4 LCD與端口模式混合應用實例??第15章 A/D轉換器?15.1 概述15.2 A/D轉換操作15.2.1 A/D轉換15.2.2 A/D中斷15.2.3 A/D量程15.2.4 A/D電流源15.2.5 A/D輸入端與多路切換15.2.6 A/D接地與降噪15.2.7 A/D輸入與輸出引腳15.3 A/D控制寄存器??第16章 其他模塊16.1 晶體振蕩器16.2 上電電路16.3 晶振緩沖輸出??附錄A 外圍模塊地址分配?附錄B 指令集描述?B1 指令匯總B2 指令格式B3 不增加ROM開銷的指令模擬B4 指令說明B5 用幾條指令模擬的宏指令??附錄C EPROM編程?C1 EPROM操作C2 快速編程算法C3 通過串行數據鏈路應用\"JTAG\"特性的EPROM模塊編程C4 通過微控制器軟件實現對EPROM模塊編程??附錄D MSP430系列單片機參數表?附錄E MSP430系列單片機產品編碼?附錄F MSP430系列單片機封裝形式?
上傳時間： 2014-05-07
上傳用戶：lwq11
時鐘和低功耗模式片內集成有PLL(鎖相環)電路。外接的基準晶體+PLL(鎖相環)電路共同組成系統時鐘電路。有關引腳：XTAL1/CLKIN：外接的基準晶體到片內振蕩器輸入引腳；如使用外部振蕩器，外部振蕩器的輸出必須接該腳。XTAL2：片內PLL振蕩器輸出引腳；CLKOUT/IOPE0：該腳可作為時鐘輸出或通用IO腳；可用來輸出CPU時鐘或看門狗定時器時鐘；由系統控制狀態寄存器（SCSR1)中的位14決定。
上傳時間： 2013-10-24
上傳用戶：1159797854
結合單片機技術及其它相關技術的新進展，研究了便攜式智能儀器儀表的實用低功耗技術。對便攜式智能儀器儀表的低功耗設計具有指導作用。功耗問題一直是便攜式電子系統發展的主要障礙。現在，電子系統的低功耗設計作為綠色電子的基本要求，成為現代電子系統的普遍追求。電子系統的低功耗設計可實現電子終端產品便攜、節能、可靠的愿望。LSI 和VLSI 技術的發展與應用，有賴與可靠性技術和低功耗技術的發展。便攜式智能儀器儀表在許多領域有重要而廣泛的應用。單片機是便攜式智能儀器儀表的核心。在一定意義上講，便攜式智能儀器儀表是一個單片機應用系統。單片機技術及其它相關技術的迅速發展，為便攜式智能儀器儀表的低功耗設計提供了必要的條件。長壽命、高速度、低電壓與低功耗、低噪聲與高可靠性、多品種、低價格等是單片機技術發展的特點，并已取得很大進展[1]。本文將結合單片機技術及其它相關技術的新進展，討論便攜式智能儀器儀表的實用低功耗技術。這對便攜式智能儀器儀表（以下簡稱“智能儀表”）的低功耗設計具有較好的指導作用。
上傳時間： 2013-10-11
上傳用戶：tou15837271233
基于PIC單片機的低功耗讀卡器硬件設計:本文提出了一個完整的基于串口的智能讀卡器子系統設計方案并將其實現。讀卡器的設計突出了小型化的要求，全部器件使用貼片封裝。為了減小讀卡器的體積，設計中還使用了串口竊電的技術，使用串口信號線直接給讀卡器供電。為此，讀卡器使用了省電的設計，采用了省電的集成電路，并大膽簡化了許多傳統的設計電路。關鍵字： 讀卡器， 單片機， 串口竊電 Abstract： This paper aims to put forward a complete design of Smart IC card reader based onSerial Port and propose the way of realizing it for the purpose of Network Security. SMD isadopted to make Smart IC reader smaller in this design. To reduce the volume of Smart ICreader， Serial Port powered technology is employed to get power from the signal line of Serial Port. For this reason， low-power consumption components are adopted in the design and some traditional designs are simplified to reduce the power consumption.Keywords： Card Reader； Single-chip Computer； Serial Port Powered IC 卡系統保存了加密算法所需要的工作密鑰，供加密算法對網絡上傳輸的數據加密使用，是整個系統網絡安全的核心。在IC 卡子系統中，讀卡器是一個重要的部分。它起著管理IC卡、在IC 卡和PC或網絡計算機間傳遞數據的重要作用。本文以一片PIC單片機為核心完成了基于RS232 串口的讀卡器的硬件設計。
上傳時間： 2014-04-14
上傳用戶：wanghui2438
本章介紹dsPIC30F器件系列的看門狗定時器（WDT）和低功耗模式。dsPIC DSC 器件有兩種低功耗模式，可以通過執行PWRSAV指令進入：• 休眠模式：CPU、系統時鐘源和任何依靠系統時鐘源工作的外設都被禁止。這是器件的最低功耗模式。• 空閑模式：CPU 被禁止，但是系統時鐘源繼續工作。外設繼續工作，但可以有選擇地禁止。WDT在使能時使用內部LPRC 時鐘源工作，而且如果WDT沒有被軟件清零，它可以通過復位器件來檢測系統軟件的異常情況。可以使用WDT后分頻器選擇不同的WDT超時周期。WDT也可用于將器件從休眠或空閑模式喚醒。
上傳時間： 2014-02-01
上傳用戶：金苑科技
80C51單片機由于功能全面、開發工具較為完善、衍生產品豐富、大量的設計資源可以繼承和共享，得到廣泛的應用。我們設計的一款手持線PDA產品，也選擇80C51單片機作為主、輔CPU，還具備點陣液晶顯示屏、導電橡膠鍵盤、雙IC卡接口、EEPROM存儲器、實時時鐘和串行通信口。由于使用80C51單片機開發，高級語言編程，大大降低了設計的技術風險，產品在較短的時間內就推向了市場。但是，同一些低速的微控制器（如4位單片機）和高速的RISC處理器相比，80C51單片機在功耗上沒有優勢。為了在PDA類產品中發揮80C51單片機的上述特長，我們通過采取軟、硬件配合的一系列措施，加強低電壓、低功耗設計，取得了良好的效果。該機使用一顆3V鈕扣式鋰電池，開機時工作電池小于4mA，瞬間最大工作電流小于20mA,瞬間最大工作電流小于20mA，關機電流小于2μA。一顆電池可以使用較長的時間，達到滿意的設計指標。一、低電壓低功耗設計理論在一個器件中，功耗通常用電流消耗來表示。下式表明消耗的電池與器件特性之間的關系：Icc = C ∫ Vda ≈ ΔV · C · f （1）式中：Icc是器件消耗的電流；Δ是電壓變化的幅值；C是器件電容和輸出容性負載的大小；f是器件運行頻率。從公式（1）可以得到降低系統功耗的理論依據。將器件供電電壓從5V降低3V，可以至少降低40%的功耗。降低器件的工作頻率，也能成比例地降低功耗。
上傳時間： 2013-10-13
上傳用戶：shaojie2080
白皮書：采用低成本FPGA實現高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統總成本，同時實現性能和功耗目標。點擊馬上下載！
上傳時間： 2013-11-16
上傳用戶：huangld
本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優勢，即：采用低功耗28nm FPGA減少總系統成本
上傳時間： 2013-10-26
上傳用戶：huxiao341000
