久久国产色av,在线观看精品,国产精品黄视频

低壓差分信號

項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號

項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號，因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是：實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計輸出的頻率信號的測量，等效測量誤差為±1mg。電路的控制核心為單片機，具有串行接口以便將測量結果傳送給PC機從而分析、保存測量結果。按研究內容設計了軟硬件。軟件采用多周期同步法實現高精度，快速度的頻率測量方案，并使用CPLD編程實現，這也是最難的地方。硬件采用現在流行的3.3V供電系統，選用EPM240T100C5N和較為實用的AVR單片機芯片Atmega64L，對應3.3V供電系統，串行接口使用MAX3232。最后完成了PCB板的制作，經反復調試后得到了非常好的效果。采集的數據滿足項目研究內容中的要求，當提高有源晶振的頻率時，精度有大大提高了，此時已遠遠滿足了項目中高精度，快速度測量的要求。另外，采用MFC編程編寫了上位機的數據接收和數據處理專用軟件，集數據采集，運算，作圖，保存功能于一體。此為上位機程序部分

標簽： 硅微加速度計諧振式項目

上傳時間： 2017-02-13

上傳用戶：大三三
短波差分跳頻通信系統的研究

差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數字信號處理的全新概念的通信系統，其技術體制和原理與常規跳頻完全不同，較好地解決了數據速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環節，把數字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現差分跳頻的各種功能，從基于硬件的設計方法中解放出來。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現的最佳參數及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。

標簽： 短波差分跳頻通信

上傳時間： 2013-07-22

上傳用戶：yezhihao
差分線對的PCB設計要點

信號完整性是高速數字系統中要解決的一個首要問題之一，如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面，差分線對具有很多優勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前，差分線對在高速數字電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點，并給出具體設計方案。

標簽： PCB 差分線

上傳時間： 2014-12-24

上傳用戶：540750247
差分線對的PCB設計要點

信號完整性是高速數字系統中要解決的一個首要問題之一，如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面，差分線對具有很多優勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前，差分線對在高速數字電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點，并給出具體設計方案。

標簽： PCB 差分線

上傳時間： 2013-10-26

上傳用戶：lps11188
FSK差分檢波系統仿真的課程設計本課程設計主要利用MATLAB集成環境下的Simulink仿真平臺

FSK差分檢波系統仿真的課程設計本課程設計主要利用MATLAB集成環境下的Simulink仿真平臺，設計一個FSK信號差分檢波系統。觀察FSK調制前后的信號波形,并對調制前后信號的頻譜進行分析,再以調制信號為輸入，構建差分檢波解調系統電路，觀察解調前后的信號波形，并對解調前后信號的頻譜進行分析。加入噪聲分析通過三種不同信道FSK信號差分檢波系統接受信號的性能。仿真結果，基本達到課程設計要求。

標簽： Simulink MATLAB FSK 差分檢波

上傳時間： 2014-11-29

上傳用戶：lnnn30
GMSK的1bit差分調制解調程序

GMSK的1bit差分調制解調程序，基帶信號

標簽： GMSK 1bit 差分調制解調

上傳時間： 2014-01-26

上傳用戶：123啊
通信應用中差分電路設計的相關技術

DVI（Digital Visual Interface），是1999年由Silicon Im-age、lntel（英特爾）、Compaq（康柏）、IBM、HP（惠普）、NEC、Fujitsu（富士通）等公司共同組成的數字顯示工作組DDWG（Digital Display Working Group）推出的接口標準，其外觀是一個24針的接插件（中-1。DVI接口采用高速串行的方式傳輸數據，在正常的使用情況下，DVI傳輸從計算機引出后直接連接到顯示終蠟，中間只經過兩對匹配的連接器和長度比較短的DVI線纜，DVI信號在這種情況下的傳輸一般都不會存在什么問題。當前在工業控制等惡劣環境領域DVI接口的使用頻率也越來越頻繁，在工業控制環境下，DVI傳輸需要經過除標準傳輸線纜外的其它環境，如底板、轉接線等，傳輸線的長度也可能比較長，而且當前在工業控制領域基于DVI接口的電路基本上仍然采用原有的VGA接口電路的方式進行設計，在信號引出時仍采用傳統連接器，而不是專用的差分連接器。以上這些情況都導致在工業控制環境下DVI信號傳輸經常出現信號完整性問題]。本文針對常見的DVI信號完整性問題，提出了基于電路仿真的解決方法，并結合具體的硬件平臺詳細說明了該方法的實現過程。使用基于電路仿真的方法可以得到DVI傳輸的極限情況，合理為設計留有裕度。最后通過高速示波器對電路的測試驗證了仿真方法

標簽： 通信差分電路設計

上傳時間： 2022-06-18

上傳用戶：
電磁場計算中的時域有限差分法（王常清） pdf版

電磁場計算中的時域有限差分法（王常清） pdf版

標簽： 電磁場計算時域有限差分

上傳時間： 2013-04-15

上傳用戶：eeworm
電磁場計算中的時域有限差分法（王常清）-382頁-12.3M-pdf版.pdf

專輯類-微波相關專輯-共31冊-341M 電磁場計算中的時域有限差分法（王常清）-382頁-12.3M-pdf版.pdf

標簽： M-pdf 12.3 382

上傳時間： 2013-04-24

上傳用戶：liuxiaojie
基于CMOS工藝的低壓差線性穩壓器研究.rar

近年來，隨著集成電路技術和電源管理技術的發展，低壓差線性穩壓器（LDO）受到了普遍的關注，被廣泛應用于便攜式電子產品如PDA、MP3播放器、數碼相機、無線電話與通信設備、醫療設備和測試儀器等中，但國內研究起步晚，市場大部分被國外產品占有，因此，開展本課題的研究具有特別重要的意義。首先，簡單闡述了課題研究的背景及意義，分析了低壓差線性穩壓器（LDO）研究的現狀和發展趨勢，并提出了設計的預期技術指標。其次，詳細分析了LDO線性穩壓器的理論基礎，包括其結構、各功能模塊的作用、系統工作原理、性能指標定義及設計時對性能指標之間相互矛盾的折衷考慮。再次，設計了基于自偏置電流源的帶隙基準電壓源，選取PMOS管作為系統的調整元件并計算出了其尺寸，設計了基于CMOS工藝的兩級誤差運算放大器。利用HSPICE工具仿真了基準電壓源和誤差運算放大器的相關性能參數。然后，重點分析了穩壓器的穩定性特征，指出系統存在的潛在不穩定性，詳細論述了穩定性補償的必要性，比較了業界使用過的幾種穩定性補償方法的不足之處，提出了一種基于電容反饋VCCS的補償方法，對系統進行了穩定性的補償；最后，將所設計的模塊進行聯合，設計了一款基于CMOS工藝的LDO線性穩壓器電路，利用HSPICE工具驗證了其壓差電壓、靜態電流、線性調整率等性能指標，仿真結果驗證了理論分析的正確性、設計方法的可行性。

標簽： CMOS 工藝低壓差線性穩壓器

上傳時間： 2013-07-08

上傳用戶：Wibbly