<tfoot id="gvkrl"></tfoot>
基于∑-△噪聲整形技術(shù)和過采樣技術(shù)的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號轉(zhuǎn)換成為高精度的模擬信號。采用這一結(jié)構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量、音頻轉(zhuǎn)換、汽車電子等領(lǐng)域有著廣泛的應(yīng)用價值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本設(shè)計綜合大量文獻中的經(jīng)驗原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設(shè)計過程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程。根據(jù)市場需求,設(shè)定了整個設(shè)計方案的性能指標,并據(jù)此設(shè)計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調(diào)制器。 本設(shè)計采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設(shè)計了量化器位數(shù)、調(diào)制器過采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎(chǔ)上,成功設(shè)計了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號下,達到了90dB左右的信噪比。該設(shè)計已經(jīng)在Cyclone系列FPGA器件下得到硬件實現(xiàn)和驗證,并實現(xiàn)了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數(shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求,并具備良好的兼容性和通用性。 本設(shè)計可作為IP核廣泛地在其他系統(tǒng)中進行復(fù)用,具有很強的應(yīng)用性和一定的創(chuàng)新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點。另一方面現(xiàn)有解決方案的設(shè)計主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計思路。本文針對上述問題對數(shù)字化音頻處理平臺進行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計工作流程，并對嵌入式音頻處理系統(tǒng)專門進行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計思路，并將設(shè)計思路得以實現(xiàn)。完成了FPGA的設(shè)計及實現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設(shè)計，給出了各個系統(tǒng)組成部分的詳細設(shè)計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環(huán)境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設(shè)計的合理性和實用性。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點充分發(fā)揮于音頻信號處理領(lǐng)域。
上傳時間： 2013-04-24
上傳用戶：lanwei
隨著電子技術(shù)和計算機技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當前視頻圖像處理主要問題是當處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標準，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進行程序測試與運行，并分析仿真結(jié)果，驗證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當?shù)乃阕樱捎霉ぞ進ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強、設(shè)計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。
標簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-20
上傳用戶：fudong911
普通GPS接收機在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號，導(dǎo)致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應(yīng)用前景，特別是在交通事故、火災(zāi)和地震等極端環(huán)境下，快速準確定位當事者所處位置對于降低事態(tài)損失和營救受傷者是極為重要的。歐美和日本等發(fā)達國家也都制定了相應(yīng)的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機定位的關(guān)鍵在于GPS微弱信號的處理。 本課題的主要研究內(nèi)容是針對GPS微弱信號改進處理方法。針對傳統(tǒng)GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現(xiàn)快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數(shù)據(jù)導(dǎo)致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統(tǒng)GPS接收機延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號的跟蹤能力，實現(xiàn)微弱信號的連續(xù)可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環(huán)境下衛(wèi)星信號微弱時能夠?qū)崿F(xiàn)較好的定位與導(dǎo)航。 通過擬合GPS接收機實際接收到的原始數(shù)據(jù)，構(gòu)造出不同載噪比的數(shù)字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結(jié)果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數(shù)據(jù)處理特征使用FPGA技術(shù)對算法主要的數(shù)據(jù)處理部分進行了初步的構(gòu)架實現(xiàn)并進行了板級驗證，結(jié)果表明，利用FPGA技術(shù)可以較好的實現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結(jié)論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現(xiàn)微弱信號環(huán)境下的定位與導(dǎo)航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著，論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強，便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機；該系統(tǒng)控制簡單、精確，易修改，可現(xiàn)場編程；同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點，可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對方案的實現(xiàn)進行了詳細的論述，主要包括系統(tǒng)設(shè)計的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計及在FPGA硬件上的實現(xiàn)，最終驗證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計是本系統(tǒng)的特點，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計時，充分結(jié)合FPGA器件的結(jié)構(gòu)特點，利用一種改進結(jié)構(gòu)的數(shù)字控制振蕩器（NCO）來產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題；把分時復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計中，設(shè)計出分時運算電路，使得系統(tǒng)在同步時鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計
上傳時間： 2013-07-05
上傳用戶：duoshen1989
運動控制技術(shù)是機電一體化的核心部分，提高運動控制技術(shù)水平對于提高我國的機電一體化技術(shù)具有至關(guān)重要的作用。運動控制技術(shù)的發(fā)展是制造自動化前進的旋律，是推動新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。對于數(shù)控系統(tǒng)來說，最重要的是控制各個電機軸的運動，這是運動控制器接收并依照數(shù)控裝置的指令來控制各個電機軸運動從而實現(xiàn)數(shù)控加工的，數(shù)據(jù)加工中的定位控制精度、速度調(diào)節(jié)的性能等重要指標都與運動控制器直接相關(guān)。目前對數(shù)控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說，運動控制卡的性能很大程度上決定了整個數(shù)控系統(tǒng)的性能，而微電子和數(shù)字信號處理技術(shù)的發(fā)展及其應(yīng)用，使運動控制卡的性能得到了不斷改進，集成度和可靠性大大提高。 本課題通過對運動控制技術(shù)的深入研究，并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀，結(jié)合當前運動控制領(lǐng)域的具體需要，緊跟當前運動控制技術(shù)研究的發(fā)展趨勢，吸收了數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。 本課題的具體研究主要有以下幾方面： 首先，通過對運動控制卡及運動控制系統(tǒng)等行業(yè)現(xiàn)狀的全面調(diào)研，和對運動控制技術(shù)的深入學(xué)習(xí)，在比較了幾種常用的運動控制方案的基礎(chǔ)上，提出了基于FPGA的運動控制設(shè)計方案，并規(guī)劃了板卡的總體設(shè)計。 其次，根據(jù)總體設(shè)計，規(guī)劃了板卡的結(jié)構(gòu)，詳細劃分并實現(xiàn)了FPGA各部分的功能；利用光電隔離原理設(shè)計了數(shù)字輸入/輸出電路。 再次，利用FPGA的資源實現(xiàn)了PCI從設(shè)備接口，達到跟控制卡通信的目的，針對運動控制中的一些具體問題，如運動平穩(wěn)性、實時控制以及多軸聯(lián)動等，在FPGA上設(shè)計了四軸運動控制電路，定義了各個寄存器的具體功能，設(shè)計了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等，自動降速點運動、A／B相編碼器倍頻計數(shù)電路等特殊功能。最后，進行了本運動控制卡的測試，從測試和應(yīng)用結(jié)果來看，該卡達到預(yù)期的要求。
上傳時間： 2013-07-27
上傳用戶：zgu489
射頻低噪聲放大器的ADS設(shè)計:本文首先簡要介紹了低噪聲放大器設(shè)計的理論基礎(chǔ)，并以2.1－2.4Ghz 低噪聲放大器為例，詳細闡述了如何利用Agilent 公司的ADS 軟件進行分析和優(yōu)化設(shè)計該電
上傳時間： 2013-06-18
上傳用戶：han_zh
共模電感器和差模電感器系列規(guī)格書
上傳時間： 2013-07-15
上傳用戶：也一樣請求
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
