<samp id="6kmcs"></samp> 基于現場總線的網絡技術研究是自動控制領域發展的一個熱點。在各種工業現場總線中，CAN總線以其成本低、速度快、實時性和可靠性較高等特點被廣泛應用于各領域。CIA(CAN in Automation)協會發布了完整的CANopen協議，定義了應用層和通訊子協議，為基于現場總線的分布式控制系統的廣泛應用提供了解決之道。 本文研究國內外現場總線發展現狀后，以改善現場總線網絡通訊系統的運行效率，提高實時性和信息處理能力為前提，淺析CAN總線高層通訊協議CANopen，分析了主、從節點的各個功能，說明了功能的設計和實現方案。 然后，本文將CANopen協議應用于分布式控制系統，詳細論述了基于PIC18控制器的從節點和基于DSP控制器的主節點的實現過程。主、從節點具有基于CANopen協議的總線通信功能。從節點具有數字量和模擬量輸入輸出功能。主節點可以通過鍵盤對各節點運行狀態和各節點參數進行調整，還可以通過液晶屏顯示實時控制量和各節點運行狀態。PC機能在線監測CAN報文數據流。本文對兩種類型節點的設計思想、硬件組成和軟件設計均做了詳盡的闡述，并給出了部分關鍵硬件原理圖和軟件流程圖。 最后，把已開發的從節點和主節點組成一個溫度測控系統和一個電機控制系統。經過實驗室測試，證明系統具有良好的實時性，通訊穩定可靠，解決了傳統CAN總線節點通訊可控性差，無法靈活設置的問題。對目前國內CAN總線應用中大多把精力放在硬件之上的底層軟件開發，少有使用上層軟件協議的習慣，起到了一定的推動意義，提高了應用水平。
上傳時間： 2013-04-24
上傳用戶：569342831
由于高頻PWM整流器可以提供正弦化低諧波的輸入電流，可控功率因數，及雙向能量流動，因此得到越來越廣泛的應用。網側單電感濾波會帶來一些問題，首先要想得到較好的濾波效果，必須增大電感值，這樣系統的動態性能會變差，而且成本增加。另外，整流器的功率比較大時，交流側的濾波的損耗也會增大。為了解決上述問題，本文研究了基于LCL濾波的高頻PWM整流器。在交流側應用LCL 濾波器可以減少電流中的高次諧波含量,并在同樣的諧波要求下,相對純電感型濾波器可以降低電感值的大小，提高系統的動態響應。 文章首先對高頻PWM整流器的工作原理做了詳細的介紹，并對基于L和LCL兩種不同的濾波器，分別在ABC靜止坐標系，αβ靜止坐標系和dq旋轉坐標系中建立了數學模型。文章中將L濾波的電壓型三相PWM整流器的控制方法應用于LCL濾波情況。基于dq軸模型，提出了雙閉環的控制策略，電流內環采用前饋解耦控制。為了提高電流的跟隨性能，按照典型Ⅰ型系統設計電流調節器。為了提高電壓環的抗干擾性，按照典型Ⅱ型系統設計電壓調節器。 文章還詳細討論了LCL濾波器帶來的諧振問題，以及參數設計方法，列出了實際系統LCL濾波器參數的設計步驟。文章在MATLAB/SIMULINK環境下建立了PWM整流器仿真模型對系統進行了仿真，按照文章提出的理論設計的仿真系統具有良好的動態和穩態性能。 文章最后基于TMS320LF2407A設計了整流器裝置的控制系統硬件和軟件，并得到了初步實驗結果，能滿足控制要求，從而驗證了控制方案的正確性。
上傳時間： 2013-07-01
上傳用戶：yezhihao
隨著電力電子技術的發展，開關電源的小型化、高頻化成為趨勢，其中各個部分工作時的電磁干擾問題也越來越嚴重，因此開關電源的電磁兼容性也越來越引起人們的重視。目前，軟開關技術因其能減少開關損耗和提高效率，在開關電源中應用越來越廣泛。本文的主要目的是針對開關電源中的電磁干擾進行分析，研究軟開關技術對電磁干擾的影響，并且提出一種抑制共模干擾的濾波方法。 本文首先介紹了電磁兼容的定義、開關電源EMI的特點，論述了開關電源中EMI的研究現狀。從電磁干擾的三要素出發，介紹了開關電源中電磁干擾的干擾源和干擾的耦合通路。分析了電感、電容、高頻變壓器等器件的高頻特性，并介紹了線性阻抗穩定系統(LISN)的定義和作用。在了解了軟開關基本概念的基礎上，本文以全橋變換器為對象，介紹了移相全橋ZVS的工作原理，分析了它在實現過程中對共模干擾的影響，并在考慮IGBT寄生電容的情況下，對其共模干擾通道進行了分析。然后以UC3875為核心，設計了移相全橋ZVS的控制電路和主電路，實現了軟開關。為了對共模干擾進行抑制，本文提出了一種新型的有源和無源相結合的EMI濾波器，即無源部分采用匹配網絡法，將阻抗失配的影響降到最低；有源部分采用前饋控制，對共模電流進行補償。 針對以上提出的問題，本文通過Saber軟件對移相全橋ZVS進行了仿真，并和硬開關條件下的傳導干擾進行了比較，得出了在高頻段，ZVS的共模干擾小于硬開關，在較低頻段改善不大，甚至更加嚴重，而差模干擾有較大衰減的結論。通過對混合濾波器進行仿真，取得了良好的濾波效果，和傳統的無源EMI濾波器相比，在體積和重量上都有一定優勢。
上傳時間： 2013-05-28
上傳用戶：iswlkje
近年來，以電池作為電源的微電子產品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設計技術正成為微電子行業研究的熱點之一。 在模擬集成電路中，運算放大器是最基本的電路，所以設計低電壓、低功耗的運算放大器非常必要。在實現低電壓、低功耗設計的過程中，必須考慮電路的主要性能指標。由于電源電壓的降低會影響電路的性能，所以只實現低壓、低功耗的目標而不實現優良的性能(如高速)是不大妥當的。 論文對國內外的低電壓、低功耗模擬電路的設計方法做了廣泛的調查研究，分析了這些方法的工作原理和各自的優缺點，在吸收這些成果的基礎上設計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設計輸入級時，選擇了兩級直接共源一共柵輸入級結構；為穩定運放輸出共模電壓，設計了共模負反饋電路，并進行了共模回路補償；在偏置電路設計中，電流鏡負載并不采用傳統的標準共源-共柵結構，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結構；為了提高效率，在設計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達到了軌對軌；并采用帶有調零電阻的密勒補償技術對運放進行頻率補償。 采用標準的上華科技CSMC 0.6μpm CMOS工藝參數，對整個運放電路進行了設計，并通過了HSPICE軟件進行了仿真。結果表明，當接有5 pF負載電容和20 kΩ負載電阻時，所設計的CMOS運放的靜態功耗只有9.6 mW，時延為16.8ns，開環增益、單位增益帶寬和相位裕度分別達到82.78 dB，52.8 MHz和76°，而所設計的BiCMOS運放的靜態功耗達到10.2 mW，時延為12.7 ns，開環增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術指標都達到了設計要求。
標簽： CMOSBiCMOS 低壓 低功耗
上傳時間： 2013-06-29
上傳用戶：saharawalker
高壓直流電源廣泛應用于醫用X射線機，工業靜電除塵器等設備。傳統的工頻高壓直流電源體積大、重量重、變換效率低、動態性能差，這些缺點限制了它的進一步應用。而高頻高壓直流電源克服了前者的缺點，已成為高壓大功率電源的發展趨勢。本文對應用在高輸出電壓大功率場合的開關電源進行研究，對主電路拓撲、控制策略、工藝結構等方面做出詳細討論，提出實現方案。 高壓變壓器由于匝比很大，呈現出較大的寄生參數，如漏感和分布電容，若直接應用在PWM變換器中，漏感的存在會產生較高的電壓尖峰，損壞功率器件，分布電容的存在會使變換器有較大的環流，降低了變換器的效率。本文選用具有電容型濾波器的LCC諧振變換器為主電路拓撲，它可以利用高壓變壓器中漏感和分布電容作為諧振元件，減少了元件的數量，從而減小了變換器的體積。 LCC諧振變換器采用變頻控制策略，可以工作在電感電流連續模式(CCM)和電感電流斷續模式(DCM)，本文對這兩種工作模式進行詳細討論。針對CCM下的LCC諧振變換器，本文分析其工作原理，用基波近似法推導出變換器的穩態模型，給出一種詳盡的設計方法，可以保證所有開關管在全負載范圍內實現零電壓開關，減小電流應力和開關頻率的變化范圍，并進行仿真驗證。基于該變換器，研制出輸出電壓為41kV，功率為23kW的高頻高壓電源，實驗結果驗證了分析與設計的正確性。 針對DCM下的LCC諧振變換器，本文分析其工作原理，該變換器可以實現零電流開關，有效地減小IGBT拖尾電流造成的關斷損耗。論文通過電路狀態方程推導出變換器的電壓傳輸比特性，在此基礎上對主電路參數進行設計，并進行仿真驗證。基于該變換器，研制出輸出電壓為66kV，功率為72kW的高頻高壓電源，實驗結果表明了方案的可行性。
上傳時間： 2013-04-24
上傳用戶：edrtbme
永磁同步電機(PMSM)因其無需勵磁電流、運行效率和功率密度高,在交流調速系統中被廣泛的應用,但PMSM高性能的矢量控制需要精確的轉子位置和速度信號來實現磁場定向。在傳統控制中,一般采用機械式傳感器來檢測轉子位置和轉速,但是機械式傳感器存在諸如成本高、可靠性低、不易維護等問題,使得無速度/位置傳感器控制技術成為永磁同步電機控制中的熱點問題。雖然目前已有較多的研究成果,但是所采用的方法大多是基于電機基波方程的分析,一般不適用于低速甚至零速,并且對電機參數較為敏感,魯棒性差。本文正是為了解決這個問題,而采用高頻信號注入法實現轉子位置估算,這種方法適合于低速甚至零速,對電機參數的變化不敏感,魯棒性強。主要做了如下的工作： 首先詳細介紹了永磁同步電機三種基本結構,在建立了旋轉坐標系下永磁同步電機數學模型的基礎上敘述了其矢量控制原理,分析了各種現有的永磁同步電機無速度/位置傳感器控制策略；其次在永磁同步電機矢量控制的基礎上詳細討論了旋轉高頻電壓信號注入法與脈振高頻電壓信號注入法提取轉子位置的基本原理,并在此基礎上利用MATLAB/SIMULINK仿真工具建立了整個永磁同步電機無速度/位置傳感器矢量控制系統的模型,進行了仿真研究,仿真結果驗證了控制算法的正確性。最后利用TI公司推出的數字信號處理器DSP芯片TMS320F2812,實現了基于脈振高頻信號注入法的永磁同步電機無速度/位置傳感器的實驗運行,實驗結果驗證了這種方法適合于低速運行,對電機參數的變化不敏感,魯棒性強。
上傳時間： 2013-06-06
上傳用戶：Neal917
在能源枯竭及環境污染問題日益嚴重的今天，光伏發電是未來可再生能源應用的一種重要方法。本文以光伏逆變技術為研究對象，對光伏系統最大功率點跟蹤方法、光伏智能充電控制策略、光伏并網系統拓撲結構與控制方法、光伏并網與有源濾波統一控制方法等問題進行了深入研究。 在擾動觀測法的基礎上，提出了一種直接電流控制最大功率點跟蹤方法，通過檢測變換器輸出電流進行最大功率點跟蹤控制，簡化控制算法，同時省去了擾動觀測法中的電壓和電流傳感器，降低系統成本。 研究了一種實用的光伏系統蓄電池充電控制策略，將最大功率點跟蹤與智能充電控制有機結合在一起，充分利用光伏電池的輸出功率，縮短充電時間，提高充電效率；研究了一種全數字式逆變器，通過電壓有效值外環和瞬時值內環的雙閉環控制，既能保證系統輸出電壓的穩態精度，又能保證瞬變負載條件下的動態特性。研制了一套3kW光伏獨立發電系統并進行了實驗驗證。 針對住宅型光伏并網逆變器體積小、性能價格比高的要求，研究了一種基于導抗變換器的并網逆變器拓撲結構，相比于傳統電流型逆變器，本拓撲省去了笨重的電抗器，同時利用高頻變壓器進行能量傳遞和電氣隔離，進一步降低了系統損耗和體積，降低系統成本。 經研究發現，由于導抗變換器的固有特性，采用傳統的SPWM調制方法將導致并網逆變器輸出平頂飽和的非正弦電流，造成對電網的諧波污染，提出了一種新型改進調制模式。該方法可以實現高功率因數、低諧波并網發電。根據上述理論分析，研制了一臺3kW單相光伏并網逆變器，實驗結果驗證了理論分析的正確性。 研究了一種三相電流型并網逆變器拓撲結構及其控制方法，采用改進調制模式對其進行控制，在諧波抑制方面取得了滿意的效果。提出的三相并網逆變方案，相比于傳統三相并網逆變器，具有如下顯著優點：系統中任意一相都是一個獨立的子系統，不受其它相影響，即使在某一相或某兩相損壞的情況下，剩余相也能正常運行，增加了系統的冗余性；在三相電網不平衡情況下，本方法也能提供穩定的三相電流，增加系統抗電網波動能力。初看起來本方案使用的導抗變換器和變壓器有3套，但是每相承受的功率容量只有系統總功率的三分之一，這樣可以選用較小容量的器件，有利于高頻電感和變壓器的制作和生產。提出了一種基于導抗變換器的三相電流型逆變器實現方案，利用導抗變換器將輸入直流電壓變換為高頻正弦電流，經高頻變壓器隔離及電流等級變換后進行裂相調制，輸出為三相正弦電流。該方法不僅省去了傳統電流型逆變器直流側電抗器，而且采用高頻變換進行功率傳輸，減小了隔離變壓器及輸出濾波器的體積，有利于裝置的小型化和降低成本。 針對光伏電池輸出電壓較低的問題，研究了一種單級式三相升壓型并網逆變器，通過一級變換同時實現升壓和DC/AC變換功能，并且提出了一種基于DSP芯片的控制策略，本方法僅用一個電壓傳感器就能替代原先的三個電壓傳感器：每個載波周期短路相只進行一次開關動作，同時任何時刻只有2個開關管導通，可有效降低系統的開關損耗和導通損耗；由于采用DSP控制，具有控制靈活、穩定性高、成本低、并網電能質量好，便于功率調節等優點。 提出了一種光伏并網與有源濾波兼用的統一控制策略，在同一套裝置上既實現光伏并網發電，又實現諧波補償，克服目前的光伏發電裝置白天發電、夜間停機的不足，提高系統利用率。詳細分析了無功電流和諧波電流的檢測方法、光伏并網發電有功指令電流的生成方法及電流環控制器和電壓環控制器的設計方法，并對光伏并網發電與有源濾波統一控制模式和單一有源濾波模式進行了討論，仿真和實驗結果驗證了所提出的系統結構及控制策略的正確性和可行性。
上傳時間： 2013-04-24
上傳用戶：dancnc
隨著圖像處理技術的不斷發展，圖像處理技術在國民經濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統的數字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術的發展，現場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發成本低的特點，越來越多地被應用在圖像處理領域。大量實踐證明，FPGA的并行處理能力與流水線作業能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統有著廣闊的發展前景。 本文研究的是一個在嵌入式視頻監控系統下的圖像預處理子系統。首先實現了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現了多種圖像預處理算法。在實現過程中，為了充分發揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結果表明，本圖像預處理系統能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監控系統50幀/秒的輸出要求。 最后根據視頻監控系統在實際運用中出現的噪聲類型多樣化的情況，我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環路的特點，跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中，而非相干環在低信噪比下環路跟蹤性能較好，所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器，對數據的調制和載波相位都不敏感，鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環允許數據調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
