數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應工程實際的數(shù)字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
比例-積分-微分（PID）是過程控制中最常用的一種控制算法。算法簡單而且容易理解，應用十分廣泛。但由于應用領(lǐng)域的不同，功能上差別很大，系統(tǒng)的控制要求及關(guān)心的控制對象也不相同。數(shù)字PID控制比連續(xù)PID控制更為優(yōu)越，因為計算機程序的靈活性，很容易克服連續(xù)PID控制中存在的問題，經(jīng)修正而得到更完善的數(shù)字PID算法。本文以三相全控整流橋阻性負載為實際電路，控制主電路電壓，旨在提出一種智能數(shù)字PID控制系統(tǒng)的設計思路，并給出了詳細的硬件設計及初步軟件設計思路。 PID控制系統(tǒng)采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元，內(nèi)部的10位ADC作為信號采集模塊，采用了矩陣鍵盤和640*480的液晶作為人機接口；串口作為通信模塊實現(xiàn)了上位機的監(jiān)控。采用芯片內(nèi)部自帶的PWM模塊，輸出16M Hz PWM信號并經(jīng)過一階低通濾波器得到0～5V的控制信號用于觸發(fā)主電路控制器，實現(xiàn)PID整定。 軟件方面，分析和研究了uC/OSⅡ的內(nèi)核源碼，實現(xiàn)了其在32位微處理器上的移植，作為管理各個子程序執(zhí)行的系統(tǒng)軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數(shù)字PID算法，采用規(guī)一化算法進行參數(shù)選取。上位機部分采用了C＃語言進行編寫。另外，采用了RTC（Real Time Clock）作為系統(tǒng)時鐘，可以實現(xiàn)系統(tǒng)的定時運行、定時模式切換等。在上位機上也可以方便的控制程序的執(zhí)行，實現(xiàn)遠程監(jiān)控。 在論文的最后詳細的介紹了智能PID控制系統(tǒng)在三相全控橋主電路中的具體應用。總結(jié)了調(diào)試中遇到的問題，對今后工作中需要進一步改善和探索的地方進行了展望。
標簽： ARM PID 控制系統(tǒng)
上傳時間： 2013-08-01
上傳用戶：lvzhr
本文的目的就是研究如何應用FPGA這種大規(guī)模的可編程邏輯器件實現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實時采集及預處理。基于對實時圖像處理系統(tǒng)的研究與設計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關(guān)點目標與CCD像元一一對應的圖像采集及其硬件和軟件設計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數(shù)學模型及復雜背景下點目標檢測的預處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數(shù)字信號處理器常常因為在復雜性、運算速度等方面的限制，難以實時的實現(xiàn)復雜的檢測算法。本文采用FPGA技術(shù)，實現(xiàn)了復雜背景下弱點目標的預處理算法，解決了計算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結(jié)果。
上傳時間： 2013-07-03
上傳用戶：wang5829
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應工程實際的數(shù)字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應 數(shù)字濾波器
上傳時間： 2013-07-19
上傳用戶：sjyy1001
該文利用FPGA技術(shù),設計了全概率寬帶數(shù)字接收機的實驗平臺,并在其上提出了數(shù)字接收機實現(xiàn)的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創(chuàng)新有以下幾個方面.提出了并行結(jié)構(gòu)算法的工程實現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點,使濾波器能夠以高效的形式實現(xiàn),也使得后端的混頻能夠工作在一個較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達到了現(xiàn)有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機EPP接口,對實驗目標板進行控制并與其進行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對各種實現(xiàn)方法加以驗證、比較.同時也給調(diào)試帶來了方便,可以每個模塊單獨調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺也可用來對其他數(shù)字處理算法進行實現(xiàn)性分析與實驗.參考軟件無線電設計的概念和國內(nèi)外相關(guān)文獻,提出了多項濾波下變頻結(jié)構(gòu)的FPGA實現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實現(xiàn)了變載頻帶通信號數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實現(xiàn),使用流水線的設計方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實現(xiàn).
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
常用的實時數(shù)字信號處理的器件有可編程的數(shù)字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來實現(xiàn)數(shù)字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理,突破了并行處理、流水級數(shù)的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內(nèi)外從事數(shù)字信號處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號處理的基本模塊之一。本論文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實現(xiàn)算法,并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點,采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統(tǒng)要求為：定點16位輸入、定點12位系數(shù)、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進行對比分析。 仿真結(jié)果表明,本論文設計的濾波器硬件規(guī)模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設計的靈活性。
標簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-06
上傳用戶：June
文章開篇提出了開發(fā)背景。認為現(xiàn)在所廣泛應用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù)，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天，最后一個沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎上，提出了一種新的數(shù)字化調(diào)節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進行了較為具體的設計，并通過測試取得了預期結(jié)果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強。同時該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關(guān)電源做了較為詳細的比較。本論文的設計方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器，使電路更簡單，精度更高，通用性更強。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成，采用專用脈寬調(diào)制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調(diào)節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率，從而達到閉環(huán)控制的目的。 最后，對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試，得出了預期結(jié)論。同時也提出了一些需要改進的地方，認為該方案在其他相關(guān)行業(yè)中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應能力造成負面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域，將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機地結(jié)合了起來。本系統(tǒng)的設計方案不僅可以用在電源控制器上，只要是相關(guān)的領(lǐng)域都可以采用。
標簽： FPGA DSP 數(shù)字化 開關(guān)電源
上傳時間： 2013-06-21
上傳用戶：498732662
本文提出了一種以直接數(shù)字頻率合成（DDS）技術(shù)為基礎的信號發(fā)生器的設計。采用單片機AT89C51 控制DDS 芯片AD9850 產(chǎn)生頻率可調(diào)的正弦信號，并通過低通濾波器得到純正的信號，最后經(jīng)過
上傳時間： 2013-04-24
上傳用戶：ruan2570406
本論文設計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進行了證明。同時簡述了EDA技術(shù)和FPGA設計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進行移位和取反,可以極大的節(jié)省資源和優(yōu)化設計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據(jù)設計時已對系數(shù)進行了放大,而輸出時又要將結(jié)果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗證時得到的理想值進行了比較,并對所產(chǎn)生的誤差進行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設計能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
軟件無線電是無線電領(lǐng)域研究的熱點。現(xiàn)階段限于硬件的發(fā)展水平，大多采用寬帶中頻帶通采樣數(shù)字化結(jié)構(gòu)，數(shù)字中頻技術(shù)就成為實現(xiàn)該結(jié)構(gòu)的關(guān)鍵技術(shù)。目前FPGA器件在數(shù)字信號處理技術(shù)的實現(xiàn)方面發(fā)揮著越來越重要的作用。本文目的正是要把這兩者相結(jié)合，使數(shù)字中頻處理在FPGA中得到實現(xiàn)，滿足具體的應用要求。 首先，對軟件無線電體系和數(shù)字中頻處理結(jié)構(gòu)進行了研究；其次，在信號采樣理論、多速率數(shù)字信號處理理論、濾波器設計理論、FPGA硬件數(shù)字算法等理論的基礎上，結(jié)合本文的應用需要，提出了適合于FPGA實現(xiàn)的數(shù)字化中頻處理的系統(tǒng)方案：采用多相結(jié)構(gòu)來高效的實現(xiàn)抽取，并用FIR濾波器作為低通抗混疊濾波器來實現(xiàn)6倍抽取的抗混疊濾波。對系統(tǒng)進行了Matlab仿真，以驗證系統(tǒng)方案的可行性。再次，具體通過Vefilog編程在FPGA中硬件實現(xiàn)該數(shù)字中頻系統(tǒng)。其中包括混頻器模塊、抽取濾波器模塊、信號產(chǎn)生器模塊。 最后對該系統(tǒng)進行了軟件仿真和硬件功能驗證，結(jié)果表明數(shù)字中頻系統(tǒng)性能達到了設計要求。
標簽： FPGA 數(shù)字中頻處理 技術(shù)研究
上傳時間： 2013-07-26
上傳用戶：zhouli
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
