本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術。論文完成了ARM+FPGA結構的共享存儲器結構設計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設計，包括觸摸屏控制、LCD顯示、正弦插值算法設計以及各種顯示算法設計等。同時進行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于ARMLinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。 硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結構，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標準狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標準狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅動程序設計、LCD驅動程序移植、自定義的FPGA模塊驅動程序設計、LCD顯示程序設計、多線程的應用程序設計。應用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠實現(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進行處理，顯示效果良好。同時這種硬件結構可擴展性強，可以在此基礎上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結構，可以使系統(tǒng)支持更高的采樣頻率。
標簽： FPGA ARM 高速數(shù)據(jù) 采集
上傳時間： 2013-07-04
上傳用戶：林魚2016
目前,以互聯(lián)網(wǎng)業(yè)務為代表的網(wǎng)絡應用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構建寬帶化、大容量、全業(yè)務、智能化的現(xiàn)代通信網(wǎng)絡已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運營維護方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點,各種微波、無線通信領域的先進手段和方法不斷引入,各種寬帶無線接入技術迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應.而OFDM技術憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學術界和工業(yè)界的高度重視.其基本思想是把調制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應,同時由于各個子載波是正交的,極大提高了頻譜效率.可以預料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全IP包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關注的正是突發(fā)OFDM系統(tǒng)接收機設計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術第一次真正的應用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術原理和在寬帶無線接入中的應用,同時引出本文所關注的突發(fā)OFDM接收機設計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統(tǒng)平臺的硬件結構和基于IEEE 802.11a的接收機FPGA設計方案,然后從整體上介紹了接收機的實現(xiàn)結構,并給出了接收機各個模塊的具體設計,最后對整個系統(tǒng)調試過程和測試結果進行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿足日益增長信息化發(fā)展的需要，而高速PCB的出現(xiàn)將對硬件人員提出更高的要求，僅僅依靠自
上傳時間： 2013-05-22
上傳用戶：julin2009
伴隨著多媒體顯示和傳輸技術的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標清、高清、全高清。與顯示技術發(fā)展結伴而行的是顯示接口技術的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應用與IC設計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當龐大,涉及到相關的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：784533221
軟件無線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進行處理，其性能的優(yōu)劣將對整個軟件無線電系統(tǒng)的穩(wěn)定性產生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點，但價格昂貴，靈活性不強，不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速，處理能力大大增強，相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實現(xiàn)在線重構等諸多優(yōu)勢。正因為這些優(yōu)點，使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設計的目標是在一塊FPGA芯片上實現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對軟件無線電數(shù)字下變頻器的FPGA實現(xiàn)方法進行了研究分析，重點完成了其主要模塊的設計和仿真以及初步的系統(tǒng)級驗證。 論文首先對軟件無線電數(shù)字下變頻的國內外現(xiàn)狀進行了分析，然后對FPGA實現(xiàn)數(shù)字下變頻設計的優(yōu)勢作了闡述。在對軟件無線電理論基礎、數(shù)字信號處理的相關知識深入研究的基礎上重點研究軟件無線電數(shù)字下變頻技術。對數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實現(xiàn)方法進行深入研究，在：MATLAB中設定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對部分模塊建立數(shù)學模型并仿真、對模塊的性能進行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結構以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調用部分lP Core相結合的方法完成數(shù)字下變頻各個模塊的設計并完成仿真和調試。結果表明設計的思想和結構是正確的，在下一步工作中主要完成系統(tǒng)的板級調試。
上傳時間： 2013-04-24
上傳用戶：隱界最新
SL811HS是一個嵌入式的主/從設備控制器，可以全速或低速與USB設備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS
上傳時間： 2013-04-24
上傳用戶：sy_jiadeyi
近年來，隨著多媒體技術的迅猛發(fā)展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數(shù)字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實現(xiàn)方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現(xiàn)方式和軟件實現(xiàn)方式的優(yōu)點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現(xiàn)，以降低處理器的開銷和功耗，來提高整個系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現(xiàn)算法。在此基礎上選擇了適于硬件實現(xiàn)的遞歸循環(huán)實現(xiàn)方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現(xiàn)結構的優(yōu)化，并在EDA環(huán)境下具體實現(xiàn)，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現(xiàn)了IMDCT，經(jīng)驗證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
正交頻分復用（OFDM）是一種無線環(huán)境下的高速傳輸技術，它使用一系列低速子載波并行傳輸數(shù)據(jù)，具有抗多徑干擾的能力、能以很高的頻譜利用率實現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點。數(shù)字音頻廣播（DAB）系統(tǒng)中采用OFDM調制技術。 本文首先概述了OF'DM的基本原理和實現(xiàn)方法，分析了DAB中不同模式下OFDM調制的參數(shù)和特點。實現(xiàn)OFDM的核心技術是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎上選擇了最適合FPGA實現(xiàn)的，滿足DAB系統(tǒng)中OFDM調制要求的FFT算法，即將2048點FFT分解為基-4和基-2混合基算法。 本文研究重點是使用FPGA實現(xiàn)2048點復數(shù)FFT處理器。2048點FFT由五級基-4運算和一級基-2運算組成。針對這一算法以及FPGA特點，進行系統(tǒng)結構設計、各個模塊設計、FPGA實現(xiàn)和測試。一個基-4和基-2復用的蝶形運算模塊是整個FFT處理器的核心部分。此外系統(tǒng)還包括：系統(tǒng)控制模塊，地址產生模塊，RAM和ROM。本文特別針對2048點按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉因子地址生成的方法。 仿真和驗證表明，運算的結果可以達到一定的精度要求，運算速度滿足系統(tǒng)要求，說明該OFDM調制器的設計是可行的，可以應用于DAB系統(tǒng)中
標簽： OFDM 數(shù)字音頻廣播 調制
上傳時間： 2013-06-05
上傳用戶：star_in_rain
內部存儲器負責計算機系統(tǒng)內部數(shù)據(jù)的中轉、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關重要。內存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內存?zhèn)鬟f到電腦其他配件上，因此內存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當今的電子系統(tǒng)設計中，內存被使用得越來越多，并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內存產品的成本。面對這種趨勢，設計和實現(xiàn)大容量高速讀寫的內存顯得尤為重要。因此，近年來內存產品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現(xiàn)，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統(tǒng)性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內存接口的設計與實現(xiàn)進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。
上傳時間： 2013-06-08
上傳用戶：fairy0212
·摘 要:針對步進電機低速運行時出現(xiàn)的振動現(xiàn)象以及傳統(tǒng)的控制器復雜工況適應能力差,可靠性低的不足問題,設計采用西門子S7-300系列PLC控制步進電機,應用S7-300的定位模塊FM353,實現(xiàn)對步進電機的精確定位和速度控制,較好地解決了步進電機低速振動問題。[著者文摘]
上傳時間： 2013-06-03
上傳用戶：yuzsu
