-
本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計(jì)，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計(jì)以及各種顯示算法設(shè)計(jì)等。同時(shí)進(jìn)行了信號(hào)的高速采集和處理的實(shí)際測(cè)試，對(duì)實(shí)驗(yàn)測(cè)試數(shù)據(jù)進(jìn)行了分析。 論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，在FPGA平臺(tái)上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號(hào)轉(zhuǎn)換成頻率為原來(lái)頻率1/4的4路低速數(shù)據(jù)信號(hào)，再將這四路數(shù)據(jù)分別存儲(chǔ)到4個(gè)FIFO中，然后再對(duì)這4個(gè)FIFO中的數(shù)據(jù)拼接并存儲(chǔ)在FPGA片上的雙端口雙時(shí)鐘RAM中，最后將FPGA的雙端口雙時(shí)鐘RAM掛載到ARM系統(tǒng)的總線上，實(shí)現(xiàn)了ARM和FPGA共享存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個(gè)雙端口雙時(shí)鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計(jì)方面，我們通過(guò)使FIFO的數(shù)據(jù)存儲(chǔ)時(shí)鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實(shí)現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實(shí)現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。 軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動(dòng)程序設(shè)計(jì)、LCD驅(qū)動(dòng)程序移植、自定義的FPGA模塊驅(qū)動(dòng)程序設(shè)計(jì)、LCD顯示程序設(shè)計(jì)、多線程的應(yīng)用程序設(shè)計(jì)。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。 在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對(duì)頻率在5MHz以下的信號(hào)波形的直接顯示；對(duì)5MHz至40MHz的信號(hào)，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時(shí)這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實(shí)現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。
標(biāo)簽：
FPGA
ARM
高速數(shù)據(jù)
采集
上傳時(shí)間：
2013-07-04
上傳用戶(hù)：林魚(yú)2016
-
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語(yǔ)音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢(shì)所趨.寬帶無(wú)線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營(yíng)維護(hù)方便及成本較低等競(jìng)爭(zhēng)優(yōu)勢(shì),迅速成為市場(chǎng)熱點(diǎn),各種微波、無(wú)線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無(wú)線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無(wú)線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對(duì)抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個(gè)正交載波上并行傳輸,這樣在傳輸時(shí),雖然整個(gè)信道是頻率選擇性衰落,但是各個(gè)子信道卻是平坦衰落,有效對(duì)抗了多經(jīng)效應(yīng),同時(shí)由于各個(gè)子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來(lái)越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計(jì)和實(shí)現(xiàn).由于IEEE 802.11a無(wú)線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實(shí)現(xiàn)了面向IP的無(wú)線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究?jī)r(jià)值,本文也正是圍繞著這個(gè)中心而展開(kāi).本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無(wú)線接入中的應(yīng)用,同時(shí)引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計(jì).在第二章中先介紹了相干接收和信道估計(jì)的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計(jì)算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再?gòu)男旁氡葥p失的角度對(duì)符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對(duì)基于IEEE 802.11a的各種同步算法包括幀檢測(cè)和符號(hào)定時(shí)、載波同步和采樣時(shí)鐘同步進(jìn)行仿真和比較,并針對(duì)適合FPGA實(shí)現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個(gè)OFDM系統(tǒng)平臺(tái)的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計(jì)方案,然后從整體上介紹了接收機(jī)的實(shí)現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個(gè)模塊的具體設(shè)計(jì),最后對(duì)整個(gè)系統(tǒng)調(diào)試過(guò)程和測(cè)試結(jié)果進(jìn)行了分析.
標(biāo)簽：
OFDM
FPGA
接收機(jī)
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：zhoujunzhen
-
隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿(mǎn)足日益增長(zhǎng)信息化發(fā)展的需要，而高速PCB的出現(xiàn)將對(duì)硬件人員提出更高的要求，僅僅依靠自
標(biāo)簽：
Cadence
ALlegro
PCB
信號(hào)完整性
上傳時(shí)間：
2013-05-22
上傳用戶(hù)：julin2009
-
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來(lái)越高的視聽(tīng)享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過(guò)程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來(lái)越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來(lái),FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專(zhuān)用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開(kāi)發(fā)平臺(tái)QUARTUSII上編寫(xiě)了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過(guò)。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來(lái)處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專(zhuān)門(mén)措施,具有一定的借鑒價(jià)值。
標(biāo)簽：
FPGA
HDMI
顯示系統(tǒng)
上傳時(shí)間：
2013-06-22
上傳用戶(hù)：784533221
-
軟件無(wú)線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過(guò)降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對(duì)整個(gè)軟件無(wú)線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專(zhuān)用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無(wú)線電的優(yōu)勢(shì)。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對(duì)于ASIC、DSP來(lái)說(shuō)具有吞吐量高、開(kāi)發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢(shì)。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無(wú)線電的研究和開(kāi)發(fā)中起著越來(lái)越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對(duì)軟件無(wú)線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對(duì)軟件無(wú)線電數(shù)字下變頻的國(guó)內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對(duì)FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢(shì)作了闡述。在對(duì)軟件無(wú)線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無(wú)線電數(shù)字下變頻技術(shù)。對(duì)數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對(duì)部分模塊建立數(shù)學(xué)模型并仿真、對(duì)模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問(wèn)的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過(guò)使用編寫(xiě)'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
標(biāo)簽：
FPGA
DDC
軟件無(wú)線電
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：隱界最新
-
SL811HS是一個(gè)嵌入式的主/從設(shè)備控制器，可以全速或低速與USB設(shè)備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS
標(biāo)簽：
811
sl
USB
hs
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：sy_jiadeyi
-
近年來(lái)，隨著多媒體技術(shù)的迅猛發(fā)展，電子、計(jì)算機(jī)、通訊和娛樂(lè)之間的相互融合、滲透越來(lái)越多，而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中，低速處理器與專(zhuān)用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn)，具有成本低、升級(jí)容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個(gè)運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟，因此適于硬件實(shí)現(xiàn)，以降低處理器的開(kāi)銷(xiāo)和功耗，來(lái)提高整個(gè)系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程，以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法，并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn)，減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案，結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實(shí)現(xiàn)，用硬件描述語(yǔ)言設(shè)計(jì)、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時(shí)快速地實(shí)現(xiàn)了IMDCT，經(jīng)驗(yàn)證功能正確。
標(biāo)簽：
IMDCT
FPGA
算法研究
上傳時(shí)間：
2013-06-11
上傳用戶(hù)：亮劍2210
-
正交頻分復(fù)用（OFDM）是一種無(wú)線環(huán)境下的高速傳輸技術(shù)，它使用一系列低速子載波并行傳輸數(shù)據(jù)，具有抗多徑干擾的能力、能以很高的頻譜利用率實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)。數(shù)字音頻廣播（DAB）系統(tǒng)中采用OFDM調(diào)制技術(shù)。 本文首先概述了OF'DM的基本原理和實(shí)現(xiàn)方法，分析了DAB中不同模式下OFDM調(diào)制的參數(shù)和特點(diǎn)。實(shí)現(xiàn)OFDM的核心技術(shù)是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎(chǔ)上選擇了最適合FPGA實(shí)現(xiàn)的，滿(mǎn)足DAB系統(tǒng)中OFDM調(diào)制要求的FFT算法，即將2048點(diǎn)FFT分解為基-4和基-2混合基算法。 本文研究重點(diǎn)是使用FPGA實(shí)現(xiàn)2048點(diǎn)復(fù)數(shù)FFT處理器。2048點(diǎn)FFT由五級(jí)基-4運(yùn)算和一級(jí)基-2運(yùn)算組成。針對(duì)這一算法以及FPGA特點(diǎn)，進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測(cè)試。一個(gè)基-4和基-2復(fù)用的蝶形運(yùn)算模塊是整個(gè)FFT處理器的核心部分。此外系統(tǒng)還包括：系統(tǒng)控制模塊，地址產(chǎn)生模塊，RAM和ROM。本文特別針對(duì)2048點(diǎn)按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉(zhuǎn)因子地址生成的方法。 仿真和驗(yàn)證表明，運(yùn)算的結(jié)果可以達(dá)到一定的精度要求，運(yùn)算速度滿(mǎn)足系統(tǒng)要求，說(shuō)明該OFDM調(diào)制器的設(shè)計(jì)是可行的，可以應(yīng)用于DAB系統(tǒng)中
標(biāo)簽：
OFDM
數(shù)字音頻廣播
調(diào)制
上傳時(shí)間：
2013-06-05
上傳用戶(hù)：star_in_rain
-
內(nèi)部存儲(chǔ)器負(fù)責(zé)計(jì)算機(jī)系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲(chǔ)與讀取，作為計(jì)算機(jī)系統(tǒng)中必不可少的三大件之一，它對(duì)計(jì)算機(jī)系統(tǒng)性能至關(guān)重要。內(nèi)存可以說(shuō)是CPU處理數(shù)據(jù)的“大倉(cāng)庫(kù)”，所有經(jīng)過(guò)CPU處理的指令和數(shù)據(jù)都要經(jīng)過(guò)內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運(yùn)行性能。在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，內(nèi)存被使用得越來(lái)越多，并且對(duì)內(nèi)存的要求越來(lái)越高。既要求內(nèi)存讀寫(xiě)速度盡可能的快、容量盡可能的大，同時(shí)由于競(jìng)爭(zhēng)的加劇以及利潤(rùn)率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時(shí)也能降低內(nèi)存產(chǎn)品的成本。面對(duì)這種趨勢(shì)，設(shè)計(jì)和實(shí)現(xiàn)大容量高速讀寫(xiě)的內(nèi)存顯得尤為重要。因此，近年來(lái)內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術(shù)上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進(jìn)。和普通SDRAM的接口設(shè)計(jì)相比，DDR2 SDRAM存儲(chǔ)器在獲得大容量和高速率的同時(shí)，對(duì)存儲(chǔ)器的接口設(shè)計(jì)也提出了更高的要求，其接口設(shè)計(jì)復(fù)雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時(shí)鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實(shí)現(xiàn)，設(shè)計(jì)者可能不得不對(duì)接口邏輯進(jìn)行手工布線以確保臨界時(shí)序。而另一方面，不得不處理好與DDR2接口有關(guān)的時(shí)序問(wèn)題（包括溫度和電壓補(bǔ)償）。要正確的實(shí)現(xiàn)DDR2接口需要非常細(xì)致的工作，并在提供設(shè)計(jì)靈活性的同時(shí)確保系統(tǒng)性能和可靠性。 本文對(duì)通過(guò)Xilinx的Spartan3 FPGA實(shí)現(xiàn)DDR2內(nèi)存接口的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。通過(guò)Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可靠。本設(shè)計(jì)中對(duì)I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、嚴(yán)整、執(zhí)行，并正確連接到FPGA上，經(jīng)過(guò)仔細(xì)仿真，然后在硬件中驗(yàn)證，以確保存儲(chǔ)器接口系統(tǒng)的可靠性。
標(biāo)簽：
DDR2SDRAM
存儲(chǔ)器
接口設(shè)計(jì)
上傳時(shí)間：
2013-06-08
上傳用戶(hù)：fairy0212
-
·摘 要:針對(duì)步進(jìn)電機(jī)低速運(yùn)行時(shí)出現(xiàn)的振動(dòng)現(xiàn)象以及傳統(tǒng)的控制器復(fù)雜工況適應(yīng)能力差,可靠性低的不足問(wèn)題,設(shè)計(jì)采用西門(mén)子S7-300系列PLC控制步進(jìn)電機(jī),應(yīng)用S7-300的定位模塊FM353,實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的精確定位和速度控制,較好地解決了步進(jìn)電機(jī)低速振動(dòng)問(wèn)題。[著者文摘]
標(biāo)簽：
300
可編程控制器
步進(jìn)電機(jī)控制
上傳時(shí)間：
2013-06-03
上傳用戶(hù)：yuzsu
