Altera可重配置PLL使用手冊0414-3。
標(biāo)簽： Altera 0414 PLL 可重配置
上傳時(shí)間： 2013-11-08
上傳用戶：秦莞爾w
電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場發(fā)展帶來了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計(jì)工作臺、DSP 構(gòu)建模塊、參考設(shè)計(jì)，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時(shí)間。 引言 對內(nèi)窺鏡檢查的需求在不斷增長，同時(shí)還需要不斷改進(jìn)檢查過程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競爭不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場的變化也非常快，開發(fā)周期越來越短，工程團(tuán)隊(duì)必須集中精力提高核心競爭力，加強(qiáng)系統(tǒng)知識。工程師需要靈活的硬件平臺和支持各種平臺的工作臺工具，使他們能夠針對新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對產(chǎn)品進(jìn)行更新。此外，設(shè)計(jì)團(tuán)隊(duì)必須更高效的進(jìn)行開發(fā)工作。Altera® 1080p 視頻設(shè)計(jì)工作臺和28-nm FPGA提供了靈活的系統(tǒng)方法來滿足當(dāng)前以及不斷發(fā)展的功能需求。 不斷增長的全球需求 很多因素導(dǎo)致對內(nèi)窺鏡檢查的需求越來越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會大幅度增長，對醫(yī)療衛(wèi)生服務(wù)的需求也會隨之增長。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報(bào)銷政策鼓勵非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗(yàn)會更好。 很多國家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購。反過來，這些新市場需求也擴(kuò)大了對下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計(jì)團(tuán)隊(duì)體驗(yàn)到需求的不斷增長，而全球競爭導(dǎo)致他們推遲其產(chǎn)品發(fā)布計(jì)劃。
上傳時(shí)間： 2014-12-28
上傳用戶：huxiao341000
ISE新建工程及使用IP核步驟詳解
上傳時(shí)間： 2013-11-18
上傳用戶：peterli123456
Synplify工具使用指南
上傳時(shí)間： 2014-12-28
上傳用戶：zhuyibin
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)
上傳時(shí)間： 2013-11-11
上傳用戶：lmeeworm
modelsim使用的簡單的方法
標(biāo)簽： modelsim
上傳時(shí)間： 2014-01-10
上傳用戶：龍飛艇
Quartus軟件的一般使用流程。
上傳時(shí)間： 2013-11-23
上傳用戶：1966640071
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對時(shí)鐘的周期、占空比、延時(shí)和抖動提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個全局時(shí)鐘輸入端口和8個數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
在視頻監(jiān)控系統(tǒng)中使用FPGA進(jìn)行視頻處理:視頻監(jiān)控系統(tǒng)是火車站，機(jī)場，銀行，娛樂場所，購物中心乃至家庭保安的重要組件。 您可以使用xilinx視頻IP模塊組實(shí)現(xiàn)DVR。
標(biāo)簽： FPGA 視頻監(jiān)控系統(tǒng) 視頻處理
上傳時(shí)間： 2014-01-15
上傳用戶：shus521
隨著3G應(yīng)用的快速發(fā)展，移動通信系統(tǒng)的安全性至關(guān)重要， 特別是針對安全敏感的應(yīng)用。本文研究了第三代移動通信系統(tǒng)的信息安全機(jī)制， 包括第三代移動通信系統(tǒng)面臨的信息安全威脅等。在此基礎(chǔ)上對以3G智能手機(jī)為代表的移動終端的安全使用提出了一些方法。
上傳時(shí)間： 2013-11-20
上傳用戶：nairui21
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="c8088"></strike>