伊人狠狠色j香婷婷综合,国产色91在线,黑森林国产精品av

信息采集

基于FPGA的視頻采集與顯示系統(tǒng)的設計與實現(xiàn).rar

隨著微電子技術的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點。 @@ 本文詳細介紹了一種基于FPGA開發(fā)板的實時圖像采集與顯示系統(tǒng)，該系統(tǒng)由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進行采集，并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉化成數(shù)字視頻；將采集進來的數(shù)據(jù)存儲到FPGA開發(fā)板內(nèi)嵌的SDRAM中；采用PHILIPS公司的專用視頻編碼芯片SAA7121將數(shù)字視頻信號轉換為模擬信號送顯示器輸出。 @@ 系統(tǒng)在Quartus II 5.0、Model Sim6.0軟件平臺下開發(fā)并在硬件上得到實現(xiàn)，達到預期效果。FPGA實現(xiàn)圖像采集顯示是一種有效，簡便、經(jīng)濟的方法，因此該課題具有廣闊的應用前景和市場價值。 @@關鍵詞：FPGA，I2C總線，視頻采集，SDRAM，視頻顯示

標簽： FPGA 視頻采集顯示系統(tǒng)

上傳時間： 2013-06-06

上傳用戶：rhl123
基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術研究與實現(xiàn).rar

隨著電子技術的快速發(fā)展，各種電子設備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設備的采集數(shù)據(jù)進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設備不具有統(tǒng)一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結論。因此，時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。目前國內(nèi)外時鐘同步領域常用的技術有GPS授時技術，鎖相環(huán)技術和IRIG-B 碼等。GPS授時技術雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g，輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大，適合傳輸?shù)臅r間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統(tǒng)。基于上述分析，本文結合這三種常用技術，提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩(wěn)定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現(xiàn)了分布式采集系統(tǒng)中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘，本論文采用了數(shù)模混合的鎖相環(huán)技術，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一，節(jié)約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數(shù)據(jù)讀取和測試，通過實驗結果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術有著重大的推進意義！

標簽： FPGA 分布式采集

上傳時間： 2013-08-05

上傳用戶：lz4v4
基于FPGA的數(shù)據(jù)采集系統(tǒng)研究.rar

數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉換和模數(shù)轉換，利用FPGA設計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設計，使系統(tǒng)具有很高的可適應性、可擴展性和可調試性。本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉換、FPGA芯片設計及PCI總結接口設計，完成了系統(tǒng)的各級電路硬件設計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。

標簽： FPGA 數(shù)據(jù)采集系統(tǒng)研究

上傳時間： 2013-04-24

上傳用戶：小楊高1
基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設計.rar

高速大容量數(shù)據(jù)采集存儲技術在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術不斷發(fā)展，對數(shù)據(jù)的采集和傳輸速率要求越來越高，對數(shù)據(jù)存儲的速度和容量要求也越來越高。高速數(shù)據(jù)存儲主要包括存儲介質選取、存儲器控制、數(shù)據(jù)存儲和總線應用等，如何實時、高速、連續(xù)大量地采集存儲數(shù)據(jù)是一個關鍵性問題。本文設計了一種基于FPGA控制的高速數(shù)據(jù)采集存儲系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤作為數(shù)據(jù)存儲介質，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內(nèi)存實現(xiàn)對數(shù)據(jù)的高速大容量穩(wěn)定存儲。該磁盤陣列同時管理五個IDE硬盤，平均數(shù)據(jù)流達到250MB/s，峰值傳輸速率達到500MB/s，也可以擴展更多硬盤構成大容量的磁盤陣列。系統(tǒng)采用PCI-9054橋芯片與計算機連接，可同時存儲四路AD數(shù)據(jù)，可以通過人機交互界面實時監(jiān)控數(shù)據(jù)采集情況，在計算機上實現(xiàn)整個磁盤陣列的實時控制。

標簽： FPGA 高速數(shù)據(jù) 采集

上傳時間： 2013-06-14

上傳用戶：2404
基于FPGA的PCI數(shù)據(jù)采集卡的研究與開發(fā).rar

隨著信息技術和電子技術的進步和日益成熟，計算機數(shù)據(jù)采集技術得到了廣泛應用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結構，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結構的數(shù)據(jù)采集卡系統(tǒng)。論文對PCI對目標設備數(shù)據(jù)采集卡實現(xiàn)的原理和方法進行了深入研究，設計了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分，構成了SOPC系統(tǒng)。使用Verilog硬件描述語言設計并實現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊列等模塊電路。利用ModelSim對PCI系統(tǒng)進行了仿真。完成了系統(tǒng)硬件電路PCB板的設計，最終制作了PCI數(shù)據(jù)采集卡。論文針對PCI結構的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設備驅動軟件、Windows環(huán)境的簡易虛擬示波器以及簡易虛擬邏輯儀實現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發(fā)了WDM設備驅動程序。實現(xiàn)了Windows環(huán)境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統(tǒng)測試結果表明該系統(tǒng)設計正確，系統(tǒng)運行穩(wěn)定，功能和指標達到了設計要求。

標簽： FPGA PCI 數(shù)據(jù)采集卡

上傳時間： 2013-07-27

上傳用戶：yzy6007
視頻圖像采集和預處理系統(tǒng)的FPGA實現(xiàn).rar

本文研究的視頻處理系統(tǒng)是上海市科委技術攻關基金項目“計算機視覺及其芯片化實現(xiàn)”的一部分，主要完成計算機視覺系統(tǒng)的一些基本工作，即視頻圖像的采集、預處理和顯示等。視頻圖像采集和預處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結合視頻模數(shù)轉換芯片和VGA顯示器，完成視頻圖像的實時采集、預處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構成計算機視覺系統(tǒng)必不可少的一部分；圖像預處理則是計算機視覺系統(tǒng)進行高層處理的基礎，優(yōu)秀的預處理算法能有效改善圖像質量，提高系統(tǒng)分析判斷的準確性。本文在介紹基于FPGA的視頻采集、預處理系統(tǒng)整體架構的基礎上，圍繞以下四個方面展開了工作： 1.研究并給出了兩種基于FPGA的設計方案用于實現(xiàn)YCrCb色度空間到RGB色度空間的轉換； 2.針對采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預處理算法，如均值濾波、中值濾波和自適應濾波等，在比較和總結各算法特點的基礎上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應濾波法； 4.根據(jù)算法特點設計了多種采用FPGA實現(xiàn)的圖像濾波算法，并對硬件算法進行RTL級的功能仿真和驗證，還給出了各種濾波算法的實驗結果，在此基礎上對各種算法的效果進行直觀的比較。文中，預處理算法的實現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點及優(yōu)勢。同時，視頻采集和顯示的控制模塊也由同一FPGA芯片實現(xiàn)，從而簡化了系統(tǒng)整體結構。視頻采集和預處理系統(tǒng)在FPGA上的成功實現(xiàn)為“計算機視覺及其芯片化實現(xiàn)”奠定了必要的基礎、提供了一定理論依據(jù)。

標簽： FPGA 視頻圖像

上傳時間： 2013-07-26

上傳用戶：alia
基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn).rar

數(shù)據(jù)采集處理技術是現(xiàn)代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領域。隨著信息科學的飛速發(fā)展，人們面臨的信號處理任務越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優(yōu)勢，在設計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關注。本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)技術，為需要大容量存儲器的系統(tǒng)設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設計方案，并從總體設計構想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調度方案，采用Verilog HDL語言設計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結果表明本設計完全能夠滿足系統(tǒng)的性能指標。

標簽： SDRAM FPGA DDR

上傳時間： 2013-06-24

上傳用戶：wangrong
基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設計與實現(xiàn).rar

數(shù)據(jù)采集系統(tǒng)是信號與信息處理系統(tǒng)中不可缺少的重要組成部分，同時也是軟件無線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達系統(tǒng)以及無線基站系統(tǒng)中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺上設計SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設計方案及實現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設計，并且使系統(tǒng)具有了較高的可適應性、可擴展性和可調試性。在時序數(shù)字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計數(shù)器等，能夠方便的完成對系統(tǒng)輸入輸出時鐘的精確控制以及根據(jù)系統(tǒng)需要對各處時序延時進行修正。在存儲器設計上，采用FPGA片內(nèi)存儲器。可根據(jù)系統(tǒng)需要隨時進行設置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調整。在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過FPGA中的宏功能模塊和IP資源實現(xiàn)了對這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進行切換。在系統(tǒng)工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統(tǒng)工作過程的控制和工作模式的選擇。在系統(tǒng)調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統(tǒng)整個傳輸過程中數(shù)據(jù)的正確性和時序性，并極大的降低了用常規(guī)儀器觀測FPGA中眾多待測引腳的難度。本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節(jié)詳細介紹了系統(tǒng)的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結果和測試結果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。

標簽： FPGA 控制高速數(shù)據(jù)

上傳時間： 2013-07-09

上傳用戶：sdfsdfs
基于ARM_Linux的無線數(shù)據(jù)采集系統(tǒng)

微處理器技術、傳感器技術和無線通信技術的進步，推動了無線數(shù)據(jù)采集系統(tǒng)的產(chǎn)生和發(fā)展。數(shù)據(jù)采集技術廣泛應用于雷達、通信、遙感遙測等領域。在各種信息的獲取中，對高速數(shù)據(jù)采集的需求非常廣泛。隨著測控技術的發(fā)展，對數(shù)據(jù)采集系統(tǒng)的智能化和網(wǎng)絡化水平也提出了更高的要求。并且由于通訊網(wǎng)絡的飛速發(fā)展，移動通信與實際應用的結合使得各種基于GPRS網(wǎng)絡的無線數(shù)據(jù)傳輸系統(tǒng)成為當前遠距離無線通訊領域最為廣泛的應用。本課題將廣泛應用的嵌入式控制器引入到數(shù)據(jù)采集系統(tǒng)設計中，并結合GPRS優(yōu)秀的網(wǎng)絡特性，實現(xiàn)了一個低功耗、智能化、網(wǎng)絡化、軟硬件可根據(jù)具體測量任務適當裁減的無線高速數(shù)據(jù)采集平臺。本設計采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數(shù)據(jù)采集模塊，GPRS數(shù)據(jù)通信模塊，在Linux嵌入式操作系統(tǒng)和應用軟件的支持下，實現(xiàn)了數(shù)字化高速采集，數(shù)字化無線數(shù)據(jù)網(wǎng)絡傳輸?shù)默F(xiàn)場數(shù)據(jù)采集系統(tǒng)。該平臺采集的現(xiàn)場數(shù)據(jù)主要為各種傳感器輸出的電壓模擬量。前端數(shù)據(jù)采集模塊的FPGA控制高速AD轉換器將輸入的模擬量信號采集后，存儲在由DDRSDRAM構成的大容量緩存中，再經(jīng)過嵌入式系統(tǒng)中的微控制器進行各種處理，然后將處理結果保存在ARM系統(tǒng)的SDRAM內(nèi)存，最后通過在ARM系統(tǒng)模塊擴展的GPRS模塊，將采集到的數(shù)據(jù)通過GPRS網(wǎng)絡發(fā)送出去。 IAnux由于其代碼開放性以及強大的網(wǎng)絡功能等特點，在許多的嵌入式網(wǎng)絡設備中有著廣泛應用，與其他的嵌入式操作系統(tǒng)相比，具有著更多的優(yōu)勢。因此本課題將其作為硬件平臺的操作系統(tǒng)。基于ARM的嵌入式數(shù)據(jù)采集與處理系統(tǒng)結構清晰、通用性好、可擴展性強，可為各種嵌入式應用提供一套完整的硬、軟件解決方案，在工業(yè)測量與控制領域具有較為廣闊的應用前景。

標簽： ARM_Linux 無線數(shù)據(jù) 采集系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：xlcky
輸電線路綜合在線監(jiān)測終端——基于ARM的數(shù)據(jù)采集和傳輸系統(tǒng)的設計與實現(xiàn)

隨著我國工農(nóng)業(yè)生產(chǎn)的發(fā)展和人民生活水平的提高，作為國民經(jīng)濟基礎之一的電力行業(yè)取得了迅猛的發(fā)展，電力系統(tǒng)輸配電的安全性和可靠性也越來越受到電力系統(tǒng)運行、管理和科研人員的關注。輸電線路的各種事故是影響電力線路安全運行的重要因素之一。本文正是在這一前提下，在參考國內(nèi)外大量文獻及研究成果的基礎上，設計實現(xiàn)了一套輸電線路綜合在線監(jiān)測系統(tǒng)。本文研制的輸電線路在線監(jiān)測終端通過測量線路的泄漏電流、分布電壓、氣候參數(shù)以及圖像信息，并將數(shù)據(jù)進行采集、處理后，將數(shù)據(jù)發(fā)送到后臺監(jiān)控中心，達到對輸電線路運行狀況進行實時監(jiān)測的目的，并以此為依據(jù)給出線路的評估信息提供給電力部門作為其安排檢修的依據(jù)，可以大大減少電力部門的工作量并預防線路事故的發(fā)生。針對本系統(tǒng)功能豐富、監(jiān)測參數(shù)眾多的特點，作者設計了基于ARM的數(shù)據(jù)采集與傳輸系統(tǒng)。通過對ARM資源的合理分配，實現(xiàn)了監(jiān)測終端的數(shù)據(jù)采集處理功能。終端的數(shù)據(jù)傳輸功能由ARM和無線傳輸模塊配合完成，實現(xiàn)了GPRS和GSM SMS兩種數(shù)據(jù)傳輸方式。本文是對輸電線路綜合在線監(jiān)測終端數(shù)據(jù)采集與傳輸系統(tǒng)設計和研究工作的總結，本文內(nèi)容主要偏重于監(jiān)測終端硬件和軟件的研究設計。論文在最后一部分對運行得到的數(shù)據(jù)也進行了分析、總結。本文研制的輸電線路綜合監(jiān)測終端已在在幾條高壓輸電線路上掛網(wǎng)運行，運行結果表明系統(tǒng)各方面性能良好，滿足設計要求。

標簽： ARM 輸電線路在線監(jiān)測傳輸系統(tǒng)

上傳時間： 2013-07-20

上傳用戶：古谷仁美