高速FPGA系統的信號完整性測試和分析,能幫助學習FPGA
標簽： FPGA 信號完整性 測試
上傳時間： 2013-08-05
上傳用戶：妄想演繹師
真序擴頻通信系統的SYSTEMVIEW信真及其FPGA實現發送端設計
標簽： SYSTEMVIEW FPGA 發送
上傳時間： 2013-08-28
上傳用戶：debuchangshi
1．數據管理：包括司機基本信息、汽車基本信息、車輛事故信息、車輛維修信\r\n息等的管理；\r\n2．派車運營記錄管理：登記派車的情況、進行派車修改；\r\n來確定庫存是否有需要的車型，為賣車做好準備；\r\n3．查詢管理：能夠根據車輛編號和派車日期查詢當日的派車情況，并能進行統\r\n計派車次數等；\r\n 4．系統管理：用戶管理和系統退出等。\r\n
標簽： 數據管理 汽車
上傳時間： 2013-09-09
上傳用戶：wanqunsheng
在QPSK調制方式下，分別研究推導了基于輔助數據的極大似然比信噪比估計算法研究、基于矩的信噪比估計算法研究以及基于高階累積量的信噪比估計算法。通過仿真比較了信噪比估計算法的性能，著重分析比較了采用的迭代次數及數據長度等參數對算法性能的影響，最終根據算法各自的特點給出了相應的適用范圍。
標簽： 信噪比 方法研究
上傳時間： 2013-10-20
上傳用戶：15736969615
本文是關于在印刷電路板 (PCB) 開發階段使用數字輸入/輸出緩沖信息規范(IBIS) 模擬模型的系列文章之第 3 部分（共三部分）。“第 1 部分”討論了 IBIS仿真模型的基本組成，以及它們在 SPICE 環境中產生的過程1。“第 2 部分”討論了 IBIS 模型有效性驗證。2 在設計階段，我們會碰到許多信號完整性問題，而 IBIS 模型為這些問題帶來了一種簡單的解決方案。本文即“第 3 部分”，將介紹如何使用一個 IBIS 模型來提取一些重要的變量，用于信號完整性計算和確定 PCB 設計解決方案。請注意，該提取值是 IBIS 模型不可或缺的組成部分。
標簽： IBIS 模型 分 信號完整性
上傳時間： 2013-10-15
上傳用戶：hehuaiyu
如果你發現，以前低速時代積累的設計經驗現在似乎都不靈了，同樣的設計，以前 沒問題，可是現在卻無法工作，那么恭喜你，你碰到了硬件設計中最核心的問題：信號完整性。早一天遇到，對你來說是好事。 這個資料，短小精悍，包含了高速數字信號設計中信號完整性方面的所有知識，對于初學者來說是一份不可多得的入門經典；
標簽： 信號完整性
上傳時間： 2013-11-19
上傳用戶：哈哈hah
基于對信號的周期平穩統計量的分析，提出了一種高斯白噪聲信道下的盲信噪比估計方法。對信號的調制方式沒有要求，也不需要發送端發送己知數據。
標簽： 周期 信噪比
上傳時間： 2013-11-07
上傳用戶：hakim
介紹一種簡便的方法, 只用軟件就可以將轉換器位數提高, 并且還能同時提高采樣系統的信噪比。通過實際驗證, 證明該方法是成功的。
標簽： A_D 過采樣 分辨率 信噪比
上傳時間： 2013-11-11
上傳用戶：zhenyushaw
以雙音多頻信號為例，通過運用快速傅里葉變換和Hanning窗等數學方法，分析了信號頻率，電平和相位之間的關系，推導出了計算非整周期正弦波形信噪比的算法，解決了數字信號處理中非整周期正弦波形信噪比計算精度低下的問題。以C編程語言進行實驗，證明了算法的正確性和可重用性，并可極大的提高工作效率。
標簽： 周期 信噪比 正弦 波形
上傳時間： 2014-01-18
上傳用戶：laomv123
本練習將通過 PCB 布局，布線，信號完整性仿真分析，修改原理圖添加器件等一系列的操作，使您熟悉Mentor ISD2004 系列板級仿真設計工具。
標簽： Expedtion Mentor PCB 信號完整性
上傳時間： 2013-11-06
上傳用戶：非洲之星
蟲蟲下載站版權所有 京ICP備2021023401號-1
