隨著科學技術的發(fā)展，汽車結構不斷完善，人們對汽車的性能更加關注。汽車本身是一個復雜的系統(tǒng)，在使用過程中，隨著行駛里程的增加和使用時間的延續(xù)，汽車技術狀況可能不斷惡化，需要定期進行檢測。汽車底盤測功機是一種不解體檢驗汽車性能的檢測設備，采用現(xiàn)代電測和計算機技術，模擬汽車在各種路面行駛阻力，使汽車的道路試驗項目移至室內(nèi)進行，減少室外環(huán)境變化對測試的影響，能夠很好的改善試驗人員的試驗環(huán)境和提高測試精度。 本文首先介紹了汽車底盤測功機的發(fā)展歷史和研究現(xiàn)狀，闡明了研究汽車底盤測功機測控系統(tǒng)的目的和意義，給出了汽車底盤測功機的結構和工作原理，在詳細分析汽車道路上和底盤測功機上運行受力情況的基礎上，建立了測功機電模擬模型。采用電模擬阻力加載裝置，不僅省去了繁瑣的慣性飛輪裝置，簡化了底盤測功機的結構，而且實現(xiàn)了慣性阻力的無級模擬。在系統(tǒng)硬件上，設計了轉(zhuǎn)速轉(zhuǎn)矩信號的采集電路和前端信號處理電路，提高了采集數(shù)據(jù)的準確性，保證系統(tǒng)的精度，并給出了勵磁控制電路的設計與實現(xiàn)。在通訊上，設計CAN和USB互相轉(zhuǎn)化的接口電路，不僅實現(xiàn)上下位機之間的通訊，而且還突破了傳統(tǒng)底盤測功機上下位機通訊速率慢的瓶頸。在控制策略上，采用積分分離PID算法，實現(xiàn)轉(zhuǎn)速、勵磁電流和轉(zhuǎn)矩、勵磁電流的兩個雙閉環(huán)控制器，滿足了汽車底盤測功機不同運行狀況的需求。在軟件上，采用模塊化編程的思想，從而增強了程序的可移植性和靈活性。最后，構建了實驗平臺，對系統(tǒng)進行了實驗研究，實驗結果表明：系統(tǒng)能滿足汽車性能測試的要求。
標簽： 汽車底盤 測功 測控系統(tǒng)
上傳時間： 2013-06-12
上傳用戶：問題問題
電力電子系統(tǒng)的集成化是現(xiàn)今電力電子技術發(fā)展的趨勢，系統(tǒng)的模塊化和標準化技術是目前電力電子領域的重要研究方向。研究基于電力電子網(wǎng)絡的變流系統(tǒng)，對復雜電力電子裝置的系統(tǒng)級集成具有重要意義，是電力電子系統(tǒng)集成技術的基本組成部分。本文從變流系統(tǒng)的功率流和信息流雙重分布性的角度出發(fā)。對電力電子系統(tǒng)網(wǎng)絡（Power Electronics System Network，PES—Net）的模型和變流系統(tǒng)的通信需求進行分析，提出實時電力電子系統(tǒng)網(wǎng)絡（Real—time power electronics system network，RT—PES—Net）；并對基于新網(wǎng)絡的分布式控制及管理方案和模塊化軟件方案等內(nèi)容進行系統(tǒng)的研究，提出基于棧操作的實時軟件構建方案。本文的研究將為變流系統(tǒng)的控制結構和軟件方案標準化提供參考和理論依據(jù)，為應用系統(tǒng)的集成提供解決方案。 復雜中大功率變流系統(tǒng)是網(wǎng)絡化分布式控制系統(tǒng)的應用對象。首先，論文以復雜系統(tǒng)為研究對象，分析了應用系統(tǒng)的功率流和信息流在空間結構上的對偶關系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎上，研究了變流系統(tǒng)的網(wǎng)絡化分布式控制方案，并得出系統(tǒng)組構的初步構想，總結出適合復雜電力電子系統(tǒng)集成的標準化理論。 接著，論文對電力電子網(wǎng)絡模型進行了研究。分析了現(xiàn)有各類總線網(wǎng)絡和目前用于電力電子應用系統(tǒng)的網(wǎng)絡，從結構、速率和協(xié)議等各個方面將兩類網(wǎng)絡進行了系統(tǒng)的對比。明確了電力電子系統(tǒng)網(wǎng)絡（PES—Net）的定義，分析并總結復雜電力電子實時系統(tǒng)所需網(wǎng)絡必需具備的條件。根據(jù)現(xiàn)有網(wǎng)絡技術背景，綜合控制結構和網(wǎng)絡需求，提出了電力電子系統(tǒng)網(wǎng)絡（PES—Net）的模型。 為滿足變流系統(tǒng)的實時控制，論文對分布式控制結構的通信需求進行了研究。以網(wǎng)絡控制系統(tǒng)（Networked Control System，NCS）為背景，對變流器系統(tǒng)控制信息延時因素進行了分析；通過對典型電力電予系統(tǒng)的分析，歸納和總結了系統(tǒng)的控制功能和控制內(nèi)容，對系統(tǒng)不同層次的控制任務進行了響應時間需求分析和網(wǎng)絡的分層配置；通過對仿真結果的分析，研究了應用系統(tǒng)內(nèi)模塊控制信息延時對不同應用系統(tǒng)的性能影響和對開關頻率的限制。根據(jù)變流系統(tǒng)對控制延時的接受程度，將電力電子復雜系統(tǒng)歸為兩大類：1）零延時系統(tǒng)；2）定延時系統(tǒng)。針對上述兩類系統(tǒng)，論文給出了電力電子網(wǎng)絡（PES—Net）的通道容量和應用系統(tǒng)開關周期的計算方法。 論文對開放式、分布式的電力電子系統(tǒng)網(wǎng)絡（PES—Net）的硬件組成和同步方案進行了研究，提出新的實時網(wǎng)絡和系統(tǒng)級集成方案。根據(jù)主節(jié)點和從節(jié)點的控制任務需求，分別從功能和系統(tǒng)結構的角度對開放式網(wǎng)絡的硬件構成進行研究；根據(jù)控制系統(tǒng)的接口需求分析，對節(jié)點的通用性設計進行重點討論。針對網(wǎng)絡的同步問題，本文分析了簡單有效的解決方法，即基于數(shù)據(jù)結構的同步補償方案；此外，論文提出基于實時高速電力電子系統(tǒng)同絡（RT-PES-Net）的同步方案，研究適合變流器實時控制的網(wǎng)絡結構和相應的硬件配置。根據(jù)應用控制和通信系統(tǒng)所需的各種操作，論文對實時網(wǎng)絡的管理進行了討論，研究了信息幀管理和相應的硬件設置，并對各種工作模式下所需的通信時間進行了計算和比較?；趯崟r網(wǎng)絡系統(tǒng)及其管理方案，論文給出了組構以PEBB為基礎的變流系統(tǒng)的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先，將控制軟件與功率硬件進行解耦，使得軟件設計與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序?qū)崟r構件的內(nèi)聚性；對軟件模塊化的通用性進行研究，分析模塊接口參數(shù)和變量的申明和配置，并研究參數(shù)的定標，對構件進行分類；分析子程序?qū)崟r構件在執(zhí)行速度上的優(yōu)點。論文對電力電子系統(tǒng)控制軟件（Powerr Electronics System Control Software，PES-CS）的組構和集成進行研究，簡化軟件主框架。 最后，論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統(tǒng)網(wǎng)絡（RT-PES-Net）進行了通信實驗，將新網(wǎng)絡拓撲對變流系統(tǒng)的延時影響與舊網(wǎng)絡系統(tǒng)的延時影響進行比較，總結新網(wǎng)絡系統(tǒng)在控制實時性、提高開關頻率、網(wǎng)絡可擴展性和管理靈活度等方面的優(yōu)勢。論文針對RT-PES-Net進行應用研究，驗證該網(wǎng)絡可解決網(wǎng)絡通信失步所造成的問題。論文對基于通用型實時構件和棧操作的模塊化軟件方案進行實驗驗證，為標準化軟件庫的建立和系統(tǒng)級集成提供參考方案。 網(wǎng)絡化的控制結構研究是復雜電力電子系統(tǒng)級集成研究的關鍵。本課題針對復雜變流系統(tǒng)提出了實時電力電子系統(tǒng)網(wǎng)絡（RT-PES-Net），并以該網(wǎng)絡為基礎對分布式控制結構及相應的網(wǎng)絡化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統(tǒng)提供標準化、開放式的網(wǎng)絡參考體系，并以此結構來快速構建終端復雜變流系統(tǒng)，為實現(xiàn)標準的應用系統(tǒng)組構提供參考方案，有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統(tǒng)的即插即用和動態(tài)重構提供了研究基礎，從而為最終實現(xiàn)復雜變流器的應用系統(tǒng)級集成提供系統(tǒng)化的理論和方法依據(jù)。同時，論文的研究開拓了電力電子系統(tǒng)集成和標準化研究的一個新方向。
標簽： 電力電子 網(wǎng)絡 系統(tǒng)研究
上傳時間： 2013-06-15
上傳用戶：silenthink
高速發(fā)展的DSP技術為語音信號處理領域提供了良好的發(fā)展平臺，使得實時實現(xiàn)各種復雜的算法稱為可能。G．729語音編碼是國際電信聯(lián)盟(ITU-T)于1996年獲準通過的采用共軛結構代數(shù)碼激勵線性預測技術的具有8 kbit/s碼速率的語音算法建議，廣泛應用于數(shù)字移動通信、IP電話和數(shù)字衛(wèi)星通信中。本文研究了G．729語音編碼原理和在TMS320C5416定點DSP芯片上實時實現(xiàn)該編碼器過程中的軟、硬件設計。主要涉及有以下幾方面內(nèi)容： 1．介紹語音編碼技術和DSP技術的發(fā)展概況。 2．研究了基于CELP結構的G．729編碼的算法原理。 3．根據(jù)G．729聲碼器實時實現(xiàn)的需要，介紹硬件平臺的組成，研究了系統(tǒng)軟件的設計和基于算法和實時需要的軟件優(yōu)化。 4．利用DSP代碼調(diào)試工具對系統(tǒng)性能進行分析，得出測試結果。
上傳時間： 2013-07-11
上傳用戶：woshiayin
近幾年來，OFDM(Orthogonal Frequency Division Multiplexing)技術引起了人們的廣泛注意，根據(jù)這項新技術，很多相關協(xié)議被提出來。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標準的寬帶無線通信系統(tǒng)，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術，傳輸速率較高且實現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應用的商業(yè)化標準。 本文主要對IEEE802.16d OFDM系統(tǒng)物理層進行研究，并在XILINX公司的Virtexpro II芯片上實現(xiàn)了基帶算法。 首先討論了OFDM基本原理及其關鍵技術。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現(xiàn)的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結合計算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計算法最適合802.16d系統(tǒng)的結論。 其次，完成了基帶發(fā)射機和接收機的FPGA硬件電路實現(xiàn)。為了使系統(tǒng)的時鐘頻率更高，采用了流水線的結構。設計中采用編寫Verilog程序和使用IP核相結合的辦法，實現(xiàn)了新的聯(lián)合同步算法，并且通過簡化結構，避免了信道估計算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺對程序進行設計、綜合和仿真，并將仿真結果和MATLAB軟件計算結果相對比。結果表明，采用16位數(shù)據(jù)總線可達到理想的精度。 最后，采用串口通信的方式對基帶系統(tǒng)進行了驗證。通過串口通信從功能上表明該系統(tǒng)確實可行。 關鍵詞：IEEE802. 16d； OFDM； 同步；信道估計；基帶系統(tǒng)
上傳時間： 2013-07-31
上傳用戶：1757122702
隨著無線通信技術的不斷發(fā)展和社會需求的日益增長，對通信系統(tǒng)的傳輸質(zhì)量和容量的要求也越來越大?，F(xiàn)代通信系統(tǒng)為了追求更高的數(shù)據(jù)速率和頻譜效率，更趨向于采用非恒定包絡的調(diào)制方式，而非恒定包絡調(diào)制方式對功率放大器的非線性非常敏感，加上現(xiàn)代通信系統(tǒng)對功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術成為無線通信系統(tǒng)的關鍵技術之一。 本文對功率放大器的線性化技術進行了系統(tǒng)的研究。首先，介紹功率放大器的非線性特性、記憶效應產(chǎn)生原理和常見的各種線性化技術，重點研究了目前流行的自適應數(shù)字預失真技術原理。其次，介紹了功率放大器的無記憶模型和有記憶模型，以及兩種實用的預失真實現(xiàn)方法--查表法和多項式法，在此基礎上重點研究了基于QRD_RLS自適應算法的記憶多項式法預失真技術，對該算法進行了Matlab仿真分析，為后面的FPGA實現(xiàn)奠定基礎。最后，確定了數(shù)字預失真實現(xiàn)的架構，介紹了與QRD_RLS算法實現(xiàn)相關的CORDIC技術、復數(shù)Givens旋轉(zhuǎn)及Systolic陣等原理，詳細闡述了基于CORDIC技術的復數(shù)QRD_RLS算法的Systolic實現(xiàn)，從而在FPGA上實現(xiàn)了數(shù)字預失真。 在軟件無線電思想的指導下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項式法的數(shù)字預失真的FPGA設計，并且在硬件平臺上檢驗了預失真效果。
標簽： FPGA 射頻功放 數(shù)字預失真
上傳時間： 2013-04-24
上傳用戶：84425894
隨著科學技術的快速發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應用，人們對數(shù)據(jù)采集系統(tǒng)的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規(guī)范，以其使用方便、易于擴展、速度快等優(yōu)點而被廣泛地應用于數(shù)據(jù)采集系統(tǒng)中?，F(xiàn)場可編程門陣列最大的特點是結構靈活，開發(fā)周期較短，適合于實時信號處理，已被廣泛應用于通信、數(shù)據(jù)采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優(yōu)點，設計了一種基于USB2.0技術和FPGA技術相結合的高速數(shù)據(jù)采集系統(tǒng)。 @@ 首先，對數(shù)據(jù)采集基本理論及系統(tǒng)相關技術進行了簡單地介紹。 @@ 其次，對以ADC轉(zhuǎn)換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數(shù)據(jù)采集系統(tǒng)進行了硬件設計和分析，并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據(jù)系統(tǒng)需求，對系統(tǒng)軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統(tǒng)下利用GPD編寫USB設備驅(qū)動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統(tǒng)的軟硬件進行了調(diào)試，給出了調(diào)試結果和分析，對出現(xiàn)的問題給出了解決方案。結果表明，系統(tǒng)符合設計要求。 @@關鍵詞：USB2.0；FPGA；SOPC；數(shù)據(jù)采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?，被廣泛應用于微機和外設之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊?，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協(xié)議，主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
矩陣運算是描述許多工程問題中不可缺少的數(shù)學關系，矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準，深入學習浮點數(shù)及矩陣的基礎運算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結果，并對采集到的數(shù)據(jù)結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試，驗證了設計結果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領域應用打下良好基礎。
上傳時間： 2013-07-07
上傳用戶：xuanjie
現(xiàn)代的計算機追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無論從物理性能，還是從電氣性能來看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c，得到各行業(yè)越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實現(xiàn)SATAⅡ協(xié)議，對SATA技術的推廣、國內(nèi)邏輯IP核的發(fā)展都有一定的意義。 本文將SATAⅡ協(xié)議的FPGA實現(xiàn)劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發(fā)器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構，給出了作為SATAⅡ鏈路層核心的狀態(tài)機的設計。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴大數(shù)據(jù)處理位寬的方法，設計完成了鏈路層的16b/20b編碼模塊，同時為提高數(shù)據(jù)傳輸可靠性和信號的穩(wěn)定性，分別實現(xiàn)了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結構的基礎上，給出了作為傳輸層核心的狀態(tài)機的設計，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協(xié)議狀態(tài)機的設計，并實現(xiàn)了SATAⅡ新增功能NCQ技術，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設計應用更加廣泛，設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現(xiàn)的電路進行描述，并使用Modelsim軟件仿真。仿真結果表明，本文設計的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。
上傳時間： 2013-06-16
上傳用戶：cccole0605
隨著航天技術的發(fā)展，載人飛船、空間站等復雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃?，保證接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關的基礎理論及系統(tǒng)的軟硬件結構。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
上傳時間： 2013-06-11
上傳用戶：liglechongchong
