本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn)，包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測(cè)試等。 緒論部分首先闡明了本課題研究的背景和意義，概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究?jī)?nèi)容，關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)，然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求，最后給出了本文的主要研究?jī)?nèi)容。 第二章敘述了線性調(diào)頻信號(hào)脈沖壓縮的基本原理，對(duì)系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證，并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分：輸入部分、脈壓計(jì)算部分、輸出部分，并在流程圖中對(duì)各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑；提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想，對(duì)其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對(duì)輸入輸出模塊的功能做了詳細(xì)的描述，設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對(duì)系統(tǒng)的測(cè)試驗(yàn)證，提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過(guò)Link for Modelsim工具，實(shí)現(xiàn)MATAB與Modelsim之間對(duì)VHDL代碼的聯(lián)合仿真測(cè)試，通過(guò)在線邏輯分析工具ChipScope，完成系統(tǒng)的片上測(cè)試，并分析系統(tǒng)的性能，證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn)，為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽： 線性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間： 2013-07-01
上傳用戶：lingduhanya
當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時(shí)要求具有高可靠性、高集成度、低成本，信號(hào)處理單元的小型化，產(chǎn)品更新周期短。要同時(shí)滿足上述需求，高集成度的器件應(yīng)用是必須的。同時(shí)開發(fā)周期要短，需求軟件的可移植性要強(qiáng)，并且是模塊化設(shè)計(jì)，現(xiàn)場(chǎng)可編程門陣列器件(FPGA)已經(jīng)成為設(shè)計(jì)首選。 現(xiàn)場(chǎng)可編程門陣列是基于通過(guò)可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計(jì)而定制的專用集成電路(ASIC)相對(duì)，F(xiàn)PGA可以針對(duì)所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設(shè)計(jì)的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而不同，但是每個(gè)CLB都包含一個(gè)由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣是高度靈活的，可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時(shí)鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場(chǎng)的理想之選。它高集成度，以及用于設(shè)計(jì)的強(qiáng)大軟件平臺(tái)、IP核、在線升級(jí)可滿足需求。 本文介紹了基于FPGA實(shí)現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號(hào)處理的設(shè)計(jì)，這是一個(gè)具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品，對(duì)指導(dǎo)實(shí)踐具有一定意義。
標(biāo)簽： 導(dǎo)航雷達(dá) 數(shù)字信號(hào)處理
上傳時(shí)間： 2013-04-24
上傳用戶：稀世之寶039
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點(diǎn)使得GPS接收機(jī)的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來(lái)越廣。但由于定位過(guò)程中各種誤差源的存在，單機(jī)定位精度受到影響。目前常從兩個(gè)方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過(guò)提高硬件成本獲取高精度；②針對(duì)誤差源用濾波算法從軟件方面實(shí)現(xiàn)精度提高。兩種方法中，后者相對(duì)于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實(shí)現(xiàn)定位濾波算法需要時(shí)間，傳統(tǒng)CPU往往不能滿足實(shí)時(shí)性的要求，而FPGA以其快速并行計(jì)算越來(lái)越受到青睞。 本文在FPGA平臺(tái)上，根據(jù)“先時(shí)序后電路”的設(shè)計(jì)思想，由同步?jīng)]計(jì)方法以及自頂向下和自下而上的混合設(shè)計(jì)方法實(shí)現(xiàn)系統(tǒng)的總體設(shè)計(jì)。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標(biāo)變換，最終到kalman濾波遞推計(jì)算減小定位誤差，實(shí)現(xiàn)實(shí)時(shí)、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計(jì)了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標(biāo)的投影變換。根掘GPS輸出信息標(biāo)準(zhǔn)和格式，通過(guò)串口接收模塊實(shí)現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過(guò)LCD實(shí)時(shí)顯示。在提取信息的同時(shí)將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M(jìn)制整數(shù)型，實(shí)現(xiàn)利用移位和加法運(yùn)算達(dá)到代替乘法運(yùn)算的效果，從而減少資源的利用率。在坐標(biāo)轉(zhuǎn)換過(guò)程中，利用查找表的方法查找轉(zhuǎn)化時(shí)需要的各個(gè)參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點(diǎn)小數(shù)，再進(jìn)行坐標(biāo)轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡(jiǎn)化成只涉及加法和乘法運(yùn)算，以此簡(jiǎn)化公式運(yùn)算量，達(dá)到節(jié)省資源的目的。 卡爾曼濾波器的實(shí)現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過(guò)程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測(cè)方程和濾波方程，并基于分散濾波的思想進(jìn)行卡爾曼濾波設(shè)計(jì)，并通過(guò)Matlab進(jìn)行仿真。結(jié)果表明，本文設(shè)計(jì)的卡爾曼濾波器收斂性好，定位精度高、估計(jì)誤差小。在仿真基礎(chǔ)上，實(shí)現(xiàn)基于FPGA的卡爾曼濾波計(jì)算。在滿足實(shí)時(shí)性的基礎(chǔ)上，通過(guò)IP核、模塊的分時(shí)復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源，實(shí)現(xiàn)數(shù)據(jù)卡爾曼濾波，達(dá)到提高數(shù)據(jù)精度的效果。 設(shè)計(jì)中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺(tái)，采用Verilog HDL硬件描述語(yǔ)言實(shí)現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個(gè)邏輯資源，時(shí)鐘頻率達(dá)到100MHZ以上，滿足實(shí)時(shí)性信號(hào)處理要求，在保證精度的前提下達(dá)到資源最優(yōu)。Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-04-24
上傳用戶：二驅(qū)蚊器
· 摘要： 為了推進(jìn)國(guó)內(nèi)電梯技術(shù)的進(jìn)步,介紹了一種新型電梯通訊協(xié)議,電梯系統(tǒng)CANopcn高層協(xié)議--CiADSP 417子協(xié)議,基于CiA DSP 417子協(xié)議的電梯系統(tǒng),可以大大提高電梯控制系統(tǒng)控制性能,實(shí)現(xiàn)電梯部件即插即用的特性.介紹內(nèi)容包括CiA DSP 417子協(xié)議的由來(lái)及國(guó)內(nèi)外應(yīng)用狀況;CiA DSP 417子協(xié)議文件的組成及各組成部分內(nèi)容的具體說(shuō)明.最后例舉了Ci
標(biāo)簽： CANopen CiA_DSP 417 電梯系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：xwd2010
這三個(gè)主要優(yōu)點(diǎn)是免安裝的；用過(guò)安裝版的都知道，裝一次matlab非常耗時(shí)！還要注冊(cè)碼！而這三個(gè)版本都是能夠放在U盤里的，即插即用，現(xiàn)在的U盤一般都在2G左右，能容得下了。 版本：6.5 7.0 7.8 格式： ISO格式和exe格式； ISO格式的請(qǐng)直接解壓縮使用。不要用鏡像加載， iso格式的matlab文件如果用光盤鏡像加載的話會(huì)出函數(shù)錯(cuò)誤、運(yùn)算失敗等問(wèn)題。 exe格式的請(qǐng)直接雙擊運(yùn)行，我已用360殺毒掃描它是無(wú)毒的，請(qǐng)放心下載，體積1.3G ，運(yùn)行速度快，不用安裝。 ZIP格式的請(qǐng)直接解壓縮使用 我放在單位的電腦上供源，我如果開機(jī)用電腦了，電驢就開機(jī)啟動(dòng)供源了，我不能保證24小時(shí)供源，太費(fèi)電了！推薦大家開啟騰訊“旋風(fēng)”軟件的“離線下載”免費(fèi)功能，迅雷也有離線下載功能，速度賊快，能達(dá)到你的最大帶寬。 ========
上傳時(shí)間： 2013-06-29
上傳用戶：lanhuaying
Abstract: IC switches and multiplexers are proliferating, thanks to near-continual progress in lowering the supply voltage,incorporating fault-protected inputs, clamping the output voltage, and reducing the switch resistances. The latest of these advancesis the inclusion of precision resistors to allow two-point calibration of gain and offset in precision data-acquisition systems.
標(biāo)簽： 校準(zhǔn)復(fù)用器 校準(zhǔn)
上傳時(shí)間： 2013-11-12
上傳用戶：acwme
文中首先介紹了太陽(yáng)能LED路燈系統(tǒng)的組成，及各組成部分的工作原理。然后詳細(xì)討論了用STC90C52單片機(jī)實(shí)現(xiàn)的太陽(yáng)能LED路燈控制器的設(shè)計(jì)，包括用并聯(lián)式三端穩(wěn)壓管TL431芯片實(shí)現(xiàn)的蓄電池充電控制電路、用場(chǎng)效應(yīng)管實(shí)現(xiàn)的負(fù)載輸出控制電路、用光敏電阻實(shí)現(xiàn)的光控電路、用運(yùn)算放大器實(shí)現(xiàn)的檢測(cè)電路的硬件電路設(shè)計(jì)和系統(tǒng)軟件的實(shí)現(xiàn)。
上傳時(shí)間： 2013-11-18
上傳用戶：windgate
漏電保護(hù)器的工作原理：漏電保護(hù)器主要包括檢測(cè)元件(零序電流互感器)、中間環(huán)節(jié)(包括放大器、比較器、脫扣器等)、執(zhí)行元件(主開關(guān))以及試驗(yàn)元件等幾個(gè)部分。三相四線制供電系統(tǒng)的漏電保護(hù)器工作原理示意圖。TA 為零序電流互感器,GF 為主開關(guān),TL為主開關(guān)的分勵(lì)脫扣器線圈。在被保護(hù)電路工作正常,沒(méi)有發(fā)生漏電或觸電的情況下,由克希荷夫定律可知,通過(guò)TA 一次側(cè)的電流相量和等于零,即：這樣TA 的二次側(cè)不產(chǎn)生感應(yīng)電動(dòng)勢(shì),漏電保護(hù)器不動(dòng)作,系統(tǒng)保持正常供電。當(dāng)被保護(hù)電路發(fā)生漏電或有人觸電時(shí),由于漏電電流的存在,通過(guò)TA一次側(cè)各相電流的相量和不再等于零,產(chǎn)生了漏電電流Ik。在鐵心中出現(xiàn)了交變磁通。在交變磁通作用下,TL二次側(cè)線圈就有感應(yīng)電動(dòng)勢(shì)產(chǎn)生,此漏電信號(hào)經(jīng)中間環(huán)節(jié)進(jìn)行處理和比較,當(dāng)達(dá)到預(yù)定值時(shí),使主開關(guān)分勵(lì)脫扣器線圈TL 通電,驅(qū)動(dòng)主開關(guān)GF 自動(dòng)跳閘,切斷故障電路,從而實(shí)現(xiàn)保護(hù)。用于單相回路及三相三線制的漏電保護(hù)器的工作原理與此相同,不贅述。
上傳時(shí)間： 2013-10-19
上傳用戶：zhangjinzj
當(dāng)前，USB接口技術(shù)的應(yīng)用已十分成熟和普遍，尤其是已FLASH作為存儲(chǔ)介質(zhì)的U盤更是帶動(dòng)了一個(gè)IT行業(yè)新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。在整個(gè)IT經(jīng)濟(jì)相對(duì)低迷的情況下，U盤能脫身而出，獨(dú)秀一枝，主要?dú)w功于其把握了好的行業(yè)方向：USB接口技術(shù)高速、穩(wěn)定、即插即用，注定了是未來(lái)接口技術(shù)的主流；FLASH存儲(chǔ)媒體穩(wěn)定、可靠是新一代移動(dòng)數(shù)據(jù)存儲(chǔ)的首選。但美中缺憾的是現(xiàn)在的U盤都只能在PC上使用，許多其它需要直接進(jìn)行數(shù)據(jù)存儲(chǔ)和交換的地方卻不能直接使用U盤。如數(shù)據(jù)采集和工控行業(yè)中諸多設(shè)備都還是利用軟磁盤，以太網(wǎng)等方式。軟盤穩(wěn)定性差，容量小，以太網(wǎng)成本太高，移動(dòng)性不好。所以要在工控和嵌入式行業(yè)中實(shí)現(xiàn)對(duì)U盤的讀寫是一件非常有意義和前景的事情。本開發(fā)板就是在傳統(tǒng)的單片機(jī)單片機(jī)實(shí)現(xiàn)了對(duì)U盤的讀寫。本開發(fā)板的核心技術(shù)是USBHOST的實(shí)現(xiàn)，包括USB批量傳輸、海量存儲(chǔ)、文件系統(tǒng)等協(xié)議內(nèi)容較多，協(xié)議復(fù)雜，開發(fā)難度比較高。開發(fā)板的對(duì)象主要是面對(duì)二次開發(fā)和USB初步學(xué)習(xí)的朋友，提供所有硬件，源代碼，開發(fā)文檔和調(diào)試軟件。使大家最快掌握這一核心技術(shù)，進(jìn)入U(xiǎn)SB技術(shù)的天堂。
標(biāo)簽： 單片機(jī) 讀寫U盤 開發(fā)板
上傳時(shí)間： 2013-11-09
上傳用戶：jx_wwq
擴(kuò)展1個(gè)I2C總線為多個(gè)；通過(guò)主機(jī)I2C命令進(jìn)行總線選擇；每次選擇一個(gè)下級(jí)總線；廣播模式下可同時(shí)打開所有通道；收集中斷并發(fā)送給主機(jī)；復(fù)位芯片可取消所有通道選擇，在總線掛起時(shí)恢復(fù)主機(jī)的控制。
上傳時(shí)間： 2013-11-20
上傳用戶：songrui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
