完整的敘述如何開發(fā)即時(shí)中文辨識(shí)軟體，此為大學(xué)專題報(bào)告
標(biāo)簽：
上傳時(shí)間： 2017-06-16
上傳用戶：頂?shù)弥?/p>
共軛梯度法為求解線性方程組而提出。后來，人們把這種方法用于求解無約束最優(yōu)化問題， 使之成為一種重要的最優(yōu)化方法。 共軛梯度法的基本思想是把共軛性與最速下降方法相結(jié)合， 利用已知點(diǎn)處的梯度構(gòu)造一組共 軛方向， 并沿這組方向進(jìn)行搜索， 求出目標(biāo)函數(shù)的極小點(diǎn)。 根據(jù)共軛方向的基本性質(zhì)， 這種 方法具有二次終止性。 在各種優(yōu)化算法中， 共軛梯度法是非常重要的一種。 其優(yōu)點(diǎn)是所需存 儲(chǔ)量小，具有步收斂性，穩(wěn)定性高，而且不需要任何外來參數(shù)。 共軛方向 無約束最優(yōu)化方法的核心問題是選擇搜索方向 . 在本次實(shí)驗(yàn)中 , 我們運(yùn)用基于共軛方向的一種 算法 — 共軛梯度法 三．算法流程圖： 四．實(shí)驗(yàn)結(jié)果： (1). 實(shí)驗(yàn)函數(shù) f=(3*x1-cos(x2*x3)-1/2)^2+(x1^2-81*(x2+0.1)+sin(x3)+1.06)^2+(exp(-x1*x2)+20*x3+ 1/3*(10*3.14159-3))^2; 給定初始點(diǎn) (0,0,0) ， k=1 ，最 大迭代次數(shù) n ? ? d 確定搜索方向 進(jìn) 退 法 確 定 搜 索 區(qū) 間 分割法確定最 優(yōu)步長(zhǎng)
上傳時(shí)間： 2016-05-08
上傳用戶：saren11
神經(jīng)網(wǎng)絡(luò)在智能機(jī)器人導(dǎo)航系統(tǒng)中的應(yīng)用研究1神經(jīng)網(wǎng)絡(luò)在環(huán)境感知中的應(yīng) 用 對(duì)環(huán)境 的感 知 ，環(huán)境模型 妁表示 是非常重要 的。未 知 環(huán)境中的障礙物的幾何形狀是不確定的，常用的表示方浩是 槽格法。如果用冊(cè)格法表示范圍較大的工作環(huán)境，在滿足 精度要求 的情況下，必定要占用大量的內(nèi)存，并且采用柵 格法進(jìn)行路徑規(guī)劃，其計(jì)算量是相當(dāng)大的。Kohon~n自組織 神經(jīng)瞬絡(luò)為機(jī)器人對(duì)未知環(huán)境的蒜知提供了一條途徑。 Kohone~沖經(jīng)網(wǎng)絡(luò)是一十自組織神經(jīng)網(wǎng)絡(luò)，其學(xué)習(xí)的結(jié) 果能體現(xiàn)出輸入樣本的分布情況，從而對(duì)輸入樣本實(shí)現(xiàn)數(shù) 據(jù)壓縮 。基于 網(wǎng)絡(luò) 的這些特 性，可采 用K0h0n曲 神經(jīng)元 的 權(quán)向量來表示 自由空間，其方法是在 自由空間中隨機(jī)地選 取坐標(biāo)點(diǎn)xltl【可由傳感器獲得】作為網(wǎng)絡(luò)輸入，神經(jīng)嘲絡(luò)通 過對(duì)大量的輸八樣本的學(xué)習(xí)，其神經(jīng)元就會(huì)體現(xiàn)出一定的 分布形 式 學(xué)習(xí)過程如下：開 始時(shí)網(wǎng)絡(luò)的權(quán)值隨機(jī)地賦值 ， 其后接下式進(jìn)行學(xué) 習(xí)： ， 、 Jm(，)+叫f)f，)一珥ff)) ∈N，(f) (，) VfeN．(f1 其 中M(f1：神經(jīng)元 1在t時(shí)刻對(duì) 應(yīng)的權(quán)值 ；a(∽ 謂整系 數(shù) ； (『l網(wǎng)絡(luò)的輸八矢量；Ⅳ()：學(xué)習(xí)的 I域。每個(gè)神經(jīng)元能最 大限度 地表示一 定 的自由空間 。神經(jīng) 元權(quán) 向量的最 小生成 樹可以表示出自由空問的基本框架。網(wǎng)絡(luò)學(xué)習(xí)的鄰域 (，) 可 以動(dòng) 態(tài)地 定義 成矩形 、多邊 形 。神經(jīng) 元數(shù)量 的選取取 決 于環(huán)境 的復(fù)雜度 ，如果神 經(jīng)元 的數(shù)量 太少 ．它們就 不能 覆 蓋整十空間，結(jié)果會(huì)導(dǎo)致節(jié)點(diǎn)穿過障礙物區(qū)域 如果節(jié)點(diǎn) 妁數(shù)量太大 ．節(jié)點(diǎn)就會(huì)表示更多的區(qū)域，也就得不到距障 礙物的最大距離。在這種情況下，節(jié)點(diǎn)是對(duì)整個(gè) 自由空間 的學(xué) 習(xí)，而不是 學(xué)習(xí)最 小框架空 間 。節(jié) 點(diǎn)的數(shù) 量可 以動(dòng)態(tài) 地定義，在每個(gè)學(xué)習(xí)階段的結(jié)柬．機(jī)器人會(huì)檢查所有的路 徑．如檢鍘刊路徑上有障礙物 ，就意味著沒有足夠的節(jié)點(diǎn) 來 覆蓋整 十 自由窯 間，需要增加 網(wǎng)絡(luò)節(jié)點(diǎn)來 重新學(xué) 習(xí) 所 138一 以為了收斂于最小框架表示 ，應(yīng)該采用較少的網(wǎng)絡(luò) 節(jié)點(diǎn)升 始學(xué)習(xí)，逐步增加其數(shù)量。這種方法比較適臺(tái)對(duì)擁擠的'E{= 境的學(xué)習(xí)，自由空間教小，就可用線段表示；若自由空問 較大，就需要由二維結(jié)構(gòu)表示 。 采用Kohonen~沖經(jīng)阿絡(luò)表示環(huán)境是一個(gè)新的方法。由 于網(wǎng)絡(luò)的并行結(jié)構(gòu)，可在較短的時(shí)間內(nèi)進(jìn)行大量的計(jì)算。并 且不需要了解障礙物的過細(xì)信息．如形狀、位置等 通過 學(xué)習(xí)可用樹結(jié)構(gòu)表示自由空問的基本框架，起、終點(diǎn)問路 徑 可利用樹的遍 歷技術(shù)報(bào)容易地被找到 在機(jī)器人對(duì)環(huán)境的感知的過程中，可采用人】：神經(jīng)嘲 絡(luò)技術(shù)對(duì) 多傳 感器的信息進(jìn) 行融臺(tái) 。由于單個(gè)傳感器僅能 提 供部分不 完全 的環(huán)境信息 ，因此只有秉 甩 多種傳感器 才 能提高機(jī)器凡的感知能力。 2 神經(jīng) 網(wǎng)絡(luò)在局部路徑規(guī)射中的應(yīng) 用 局部路徑 規(guī)刪足稱動(dòng)吝避碰 規(guī)劃 ，足以全局規(guī)荊為指 導(dǎo) 利用在線得到的局部環(huán)境信息，在盡可能短的時(shí)問內(nèi)
標(biāo)簽： 神經(jīng)網(wǎng)絡(luò) 智能機(jī)器人 導(dǎo)航
上傳時(shí)間： 2022-02-12
上傳用戶：qingfengchizhu
VERILOG HDL 實(shí)際工控項(xiàng)目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項(xiàng)目
上傳時(shí)間： 2013-09-05
上傳用戶：youmo81
PROTEUS簡(jiǎn)介\r\nPROTEUS ISIS\r\n原理圖輸入\r\n電路仿真與分析\r\n人性化測(cè)量方法\r\n高級(jí)電路設(shè)計(jì)與仿真\r\n微處理器系統(tǒng)仿真\r\n微處理器系統(tǒng)仿真概述\r\n微處理器系統(tǒng)仿真與分析\r\n第三方工具的應(yīng)用\r\nPROTEUS與Keil整合構(gòu)建單片機(jī)虛擬實(shí)驗(yàn)室 \r\nPROTEUS綜合應(yīng)用\r\n
標(biāo)簽： PROTEUS
上傳時(shí)間： 2013-09-24
上傳用戶：ming529
SDK用例，使用大唐3G平臺(tái)的SDK工具進(jìn)行開發(fā)應(yīng)用。
標(biāo)簽： SDK
上傳時(shí)間： 2013-12-24
上傳用戶：gtzj
FPGA那些事兒--TimeQuest靜態(tài)時(shí)序分析REV7.0，F(xiàn)PGA開發(fā)必備技術(shù)資料--262頁(yè)。前言這是筆者用兩年構(gòu)思準(zhǔn)備一年之久的筆記，其實(shí)這也是筆者的另一種挑戰(zhàn)。寫《工具篇I》不像寫《Verilog HDL 那些事兒》系列的筆記一樣，只要針對(duì)原理和HDL 內(nèi)容作出解釋即可，雖然《Verilog HDL 那些事兒》夾雜著許多筆者對(duì)Verilog 的獨(dú)特見解，不過這些內(nèi)容都可以透過想象力來彌補(bǔ)。然而《工具篇I》需要一定的基礎(chǔ)才能書寫。兩年前，編輯《時(shí)序篇》之際，筆者忽然對(duì)TimeQuest 產(chǎn)生興趣，可是筆者當(dāng)時(shí)卻就連時(shí)序是什么也不懂，更不明白時(shí)序有理想和物理之分，為此筆者先著手理想時(shí)序的研究。一年后，雖然已掌握解理想時(shí)序，但是筆者始終覺得理想時(shí)序和TimeQuest 之間缺少什么，這種感覺就像磁極不會(huì)沒有原因就相互吸引著？于是漫長(zhǎng)的思考就開始了... 在不知不覺中就寫出《整合篇》。HDL 描述的模塊是軟模型，modelsim 仿真的軟模型是理想時(shí)序。換之，軟模型經(jīng)過綜合器總綜合以后就會(huì)成為硬模型，也是俗稱的網(wǎng)表。而TimeQuest 分析的對(duì)象就是硬模型的物理時(shí)序。理想時(shí)序與物理時(shí)序雖然與物理時(shí)序有顯明的區(qū)別，但它們卻有黏糊的關(guān)系，就像南極和北極的磁性一樣相互作用著。編輯《工具篇I》的過程不也是一番風(fēng)順，其中也有擱淺或者靈感耗盡的情況。《工具篇I》給筆者最具挑戰(zhàn)的地方就是如何將抽象的概念，將其簡(jiǎn)化并且用語言和圖形表達(dá)出來。讀者們可要知道《工具篇I》使用許多不曾出現(xiàn)在常規(guī)書的用詞與概念... 但是，不曾出現(xiàn)并不代表它們不復(fù)存在，反之如何定義與實(shí)例化它們讓筆者興奮到夜夜失眠。《工具篇 I》的書寫方式依然繼承筆者往常的筆記風(fēng)格，內(nèi)容排版方面雖然給人次序不一的感覺，不過筆者認(rèn)為這種次序?qū)W(xué)習(xí)有最大的幫助。編輯《工具篇I》辛苦歸辛苦，但是筆者卻很熱衷，心情好比小時(shí)候研究新玩具一般，一邊好奇一邊疑惑，一邊學(xué)習(xí)一邊記錄。完成它讓筆者有莫民的愉快感，想必那是筆者久久不失的童心吧！？
標(biāo)簽： FPGA TimeQues 靜態(tài)時(shí)序分析 Verilog HDL
上傳時(shí)間： 2022-05-02
上傳用戶：qdxqdxqdxqdx
本程序可以將大的文本文檔分割成N個(gè)小文檔。
上傳時(shí)間： 2015-01-29
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
/*數(shù)字三角形問題 問題描述： 給定一個(gè)由n行數(shù)字組成的數(shù)字三角形如下圖所示。試設(shè)計(jì)一個(gè)算法,計(jì)算出從三角形的頂至底的一條路徑,使該路徑經(jīng)過的數(shù)字總和最大。 7 3 8 8 1 0 2 7 4 4 4 5 2 6 5 編程任務(wù)： 對(duì)于給定的由n行數(shù)字組成的數(shù)字三角形,編程計(jì)算從三角形的頂至底的路徑經(jīng)過的數(shù)字和的最大值
上傳時(shí)間： 2013-12-16
上傳用戶：ccclll
此文檔是用VC編寫的關(guān)于編譯原理中求大N！的程序
上傳時(shí)間： 2013-12-04
上傳用戶：LIKE
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<video id="czypi"></video>
