1. RS-232-C 詳解 22. 串口通信基本接線方法 123. 串口通訊的概念及接口電路 134. 有關(guān)RS232和RS485接口的問答 145. 同步通信方式 166. 通信協(xié)議197. 實(shí)戰(zhàn)串行通訊258. 全雙工和半雙工方式 339. 淺析PC 機(jī)串口通訊流控制 3410. 奇偶校驗(yàn) 3511. 開發(fā)通信軟件的技術(shù)與技巧 3612. 接口技術(shù)的基本知識(shí) 4113. 一個(gè)單片機(jī)串行數(shù)據(jù)采集/傳輸模塊的設(shè)計(jì) 4414. 單工、半雙工和全雙工的定義 4815. 從RS232 端口獲得電源4916. 串行同步通信的應(yīng)用5017. 串行通信波特率的一種自動(dòng)檢測(cè)方法5318. RS-232、RS-422 與RS-485 標(biāo)準(zhǔn)及應(yīng)用5619. 串口泵 6串行通信接口標(biāo)準(zhǔn)經(jīng)過使用和發(fā)展，目前已經(jīng)有幾種。但都是在RS-232標(biāo)準(zhǔn)的基礎(chǔ)上經(jīng)過改進(jìn)而形成的。所以，以RS-232C為主來討論。RS-323C 標(biāo)準(zhǔn)是美國(guó)EIA(電子工業(yè)聯(lián)合會(huì)）與BELL等公司一起開發(fā)的1969 年公布的通信協(xié)議。它適合于數(shù)據(jù)傳輸速率在0～20000b/s 范圍內(nèi)的通信。這個(gè)標(biāo)準(zhǔn)對(duì)串行通信接口的有關(guān)問題，如信號(hào)線功能、電器特性都作了明確規(guī)定。由于通行設(shè)備廠商都生產(chǎn)與RS-232C制式兼容的通信設(shè)備，因此，它作為一種標(biāo)準(zhǔn)，目前已在微機(jī)通信接口中廣泛采用。在討論RS-232C 接口標(biāo)準(zhǔn)的內(nèi)容之前，先說明兩點(diǎn)：首先，RS-232-C標(biāo)準(zhǔn)最初是遠(yuǎn)程通信連接數(shù)據(jù)終端設(shè)備DTE(Data Terminal Equipment)與數(shù)據(jù)通信設(shè)備DCE（Data Communication Equipment)而制定的。因此這個(gè)標(biāo)準(zhǔn)的制定，并未考慮計(jì)算機(jī)系統(tǒng)的應(yīng)用要求。但目前它又廣泛地被借來用于計(jì)算機(jī)（更準(zhǔn)確的說，是計(jì)算機(jī)接口）與終端或外設(shè)之間的近端連接標(biāo)準(zhǔn)。顯然，這個(gè)標(biāo)準(zhǔn)的有些規(guī)定及和計(jì)算機(jī)系統(tǒng)是不一致的，甚至是相矛盾的。有了對(duì)這種背景的了解，我們對(duì)RS-232C標(biāo)準(zhǔn)與計(jì)算機(jī)不兼容的地方就不難理解了。其次，RS-232C 標(biāo)準(zhǔn)中所提到的“發(fā)送”和“接收”，都是站在DTE 立場(chǎng)上，而不是站在DCE 的立場(chǎng)來定義的。由于在計(jì)算機(jī)系統(tǒng)中，往往是CPU 和I/O設(shè)備之間傳送信息，兩者都是DTE，因此雙方都能發(fā)送和接收。
上傳時(shí)間： 2013-11-21
上傳用戶：crazyer
基于ADSP-BF561的數(shù)字?jǐn)z像系統(tǒng)設(shè)計(jì)Design of Digital Video Camera System Based on Digital Signal ProcessorADSP-BF561（浙江大學(xué) 信息與通信工程研究所，浙江 杭州 310027） 馬海杰, 劉云海摘要：介紹了基于ADI雙核的數(shù)字信號(hào)處理芯片ADSP-BF561 的數(shù)字?jǐn)z像系統(tǒng)實(shí)現(xiàn)方案。系統(tǒng)包括硬件和軟件兩部分，硬件主要有ADSP-BF561及其外圍電路、音視頻模數(shù)/數(shù)模轉(zhuǎn)換、CF卡/微硬盤接口等部分。軟件主要有操作系統(tǒng)及音視頻編解碼算法等部分。關(guān)鍵詞：ADSP-BF561 ;數(shù)字?jǐn)z像機(jī);微硬盤;MPEG-4;A/D;D/A中圖分類號(hào):TN948.41文獻(xiàn)標(biāo)識(shí)碼:AAbstract: An implementation of digital video camera system based on ADI dual core digital signal processor ADSP-BF561 is introduced. The system can be divided into two parts——hardware and software design. The hardware design includes ADSP-BF561 and perpheral apparatus, A/D,D/A, CF card or Microdrive and so on. The software includes operating system , audio and video coding algorithm.Key words: ADSP-BF561; digital video camera; microdrive; MPEG-4;A/D;D/A
標(biāo)簽： ADSP-BF 561 數(shù)字?jǐn)z像 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-10
上傳用戶：yl1140vista
用VHDL語言進(jìn)行MCS－51兼容單片機(jī)ip核開發(fā)
上傳時(shí)間： 2013-10-28
上傳用戶：nem567397
擴(kuò)頻通信體制在現(xiàn)代通信中的應(yīng)用越來越廣泛。由于擴(kuò)頻碼的偽隨機(jī)性和優(yōu)良的相關(guān)特性，這種體制本身就具有一定的抗干擾性能。但擴(kuò)頻信號(hào)的帶寬寬，容易受到空間電磁信號(hào)和人為發(fā)射的惡意信號(hào)干擾，干擾信號(hào)較強(qiáng)時(shí)，需要采取抗干擾措施。針對(duì)擴(kuò)頻通信中的窄帶干擾，提出了一種基于TMS320C6701的抗干擾自適應(yīng)濾波器的實(shí)現(xiàn)方案，并在其EVM板上進(jìn)行了實(shí)驗(yàn)，取得了較好的抗干擾效果。
上傳時(shí)間： 2013-11-18
上傳用戶：zl5712176
DSP 在與多個(gè)外設(shè)進(jìn)行通信時(shí)，通常需要對(duì)DSP 的串口進(jìn)行擴(kuò)展。本文詳細(xì)介紹了利用TL16C554 芯片對(duì)TMS320VC33 DSP 芯片進(jìn)行串口擴(kuò)展
上傳時(shí)間： 2013-10-29
上傳用戶：咔樂塢
在由ARM+DSP組成的嵌入式視頻處理平臺(tái)當(dāng)中，需要將視頻數(shù)據(jù)從DSP端發(fā)送給ARM處理器，以便ARM將視頻數(shù)據(jù)傳輸?shù)竭h(yuǎn)端服務(wù)器進(jìn)行處理。提供了一種ARM與DSP雙核之間視頻數(shù)據(jù)通信的解決方案，并介紹了ARM與DSP之間通過HPI進(jìn)行連接的硬件電路設(shè)計(jì)。在HPI接口驅(qū)動(dòng)程序的設(shè)計(jì)中，基于Linux中斷處理機(jī)制定義并實(shí)現(xiàn)了一種實(shí)用的視頻數(shù)據(jù)通信協(xié)議，從而實(shí)現(xiàn)了ARM與DSP雙核之間視頻數(shù)據(jù)的可靠傳榆。
標(biāo)簽： ARM DSP 視頻數(shù)據(jù) 傳輸
上傳時(shí)間： 2013-11-09
上傳用戶：xg262122
FPGA與ARM EPI通信，控制16路步進(jìn)電機(jī)和12路DC馬達(dá) VHDL編寫的，，，，，
上傳時(shí)間： 2013-10-21
上傳用戶：zhyfjj
高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
標(biāo)簽： JPEG 2000 FPGA 數(shù)據(jù)壓縮
上傳時(shí)間： 2013-12-17
上傳用戶：cjl42111
QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；
上傳時(shí)間： 2014-12-28
上傳用戶：fghygef
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：bensonlly
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
