介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
標簽： VHDL 嵌入式 全數字 鎖相環路
上傳時間： 2013-08-11
上傳用戶：yare
附錄 光盤說明\r\n本書附贈的光盤包括各章節實例的設計工程與源碼，所有工程在下列軟件環境下運行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實例名稱的對應關系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進行運行，也可以把
標簽： FPGA 發光 工程 源碼
上傳用戶：ecooo
FPGA開發全攻略，工程師創新寶典，由張國斌等書寫
標簽： FPGA
上傳時間： 2013-08-12
上傳用戶：ifree2016
amcc PPC405EP taihu 開發板 CPLD 源碼
標簽： taihu amcc CPLD PPC
上傳時間： 2013-08-13
上傳用戶：invtnewer
基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
標簽： FPGA 全數字 鎖相環
上傳用戶：fqscfqj
FPGA設計全流程十分鐘學會Xilinx FPGA 設計
標簽： FPGA Xilinx 流程 十分
上傳時間： 2013-08-14
上傳用戶：klin3139
CPLD與8051的總線接口VHDL源碼
標簽： CPLD 8051 VHDL 總線接口
上傳時間： 2013-08-15
上傳用戶：yuchunhai1990
介紹了FPGA設計全流程：Modelsim>>Synplify.Pro>>ISE
標簽： Modelsim Synplify FPGA ISE
上傳用戶：稀世之寶039
ACTEL的FPGA完整開發文擋 含測試源碼
標簽： ACTEL FPGA 測試 源碼
上傳時間： 2013-08-16
上傳用戶：kristycreasy
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳用戶：467368609
蟲蟲下載站版權所有 京ICP備2021023401號-1
