91色精品视频在线,久久天堂av综合合色蜜桃网,久久精品999

共模濾波

一種發(fā)動機(jī)高溫差環(huán)境下的基準(zhǔn)電壓源電路

根據(jù)汽車發(fā)動機(jī)控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點。同時還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒ǎ瑢崿F(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動機(jī)在不同工況下產(chǎn)生的電源紋波對輸出參考電壓的影響。

標(biāo)簽： 發(fā)動機(jī) 溫差基準(zhǔn)電壓源環(huán)境

上傳時間： 2014-01-09

上傳用戶：ecooo
ADUM3200雙通道數(shù)字隔離器

ADuM320x是采用ADI公司iCoupler® 技術(shù)的雙通道數(shù)字隔離器。這些隔離器件將高速CMOS與單芯片變壓器技術(shù)融為一體，具有優(yōu)于光耦合器等替代器件的出色性能特征。 iCoupler器件不用LED和光電二極管，因而不存在一般與光耦合器相關(guān)的設(shè)計困難。簡單的iCoupler 數(shù)字接口和穩(wěn)定的性能特征，可消除光耦合器通常具有的電流傳輸比不確定、非線性傳遞函數(shù)以及溫度和使用壽命影響等問題。這些iCoupler 產(chǎn)品不需要外部驅(qū)動器和其它分立器件。此外，在信號數(shù)據(jù)速率相當(dāng)?shù)那闆r下，iCoupler 器件的功耗只有光耦合器的1/10至1/6。 ADuM320x隔離器提供兩個獨立的隔離通道，支持多種通道配置和數(shù)據(jù)速率（請參考數(shù)據(jù)手冊“訂購指南”部分）。兩款器件均可采用2.7 V至5.5 V電源電壓工作，與低壓系統(tǒng)兼容，并且能夠跨越隔離柵實現(xiàn)電壓轉(zhuǎn)換功能。ADuM320x隔離器具有已取得專利的刷新特性，可確保不存在輸入邏輯轉(zhuǎn)換時及上電/關(guān)斷條件下的直流正確性。與ADuM120x隔離器相比，ADuM320x隔離器包含多項電路和布局改進(jìn)，系統(tǒng)級IEC 61000-4-x測試（ESD、突波和浪涌）顯示其性能大大增強(qiáng)。對于ADuM120x或ADuM320x產(chǎn)品，這些測試的精度主要取決于用戶電路板或模塊的設(shè)計與布局。應(yīng)用 --尺寸至關(guān)重要的多通道隔離 --SPI 接口/數(shù)據(jù)轉(zhuǎn)換器隔離 --RS-232/RS-422/RS-485收發(fā)器隔離 --數(shù)字現(xiàn)場總線隔離特性：增強(qiáng)的系統(tǒng)級ESD保護(hù)性能，符合IEC 61000-4-x標(biāo)準(zhǔn) 工作溫度最高可達(dá)：125℃ 8引腳窄體SOIC封裝，符合RoHS標(biāo)準(zhǔn) 技術(shù)指標(biāo)：高共模瞬變抗擾度：>25 kV/μs 雙向通信 - 3 V/5 V 電平轉(zhuǎn)換 - 高數(shù)據(jù)速率：dc 至 25 Mbps（NRZ）

標(biāo)簽： ADUM 3200 雙通道數(shù)字隔離器

上傳時間： 2013-10-11

上傳用戶：skhlm
車用CAN總線抗電磁干擾能力研究.rar

本文主要圍繞車用CAN總線抗電磁干擾能力進(jìn)行了研究。首先，在在參考國內(nèi)外相關(guān)研究資料的基礎(chǔ)上，依據(jù)FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準(zhǔn)、IS07637-3對非電源線的瞬態(tài)傳導(dǎo)抗干擾測試標(biāo)準(zhǔn)和IS011452-4大電流注入(BCI)電磁兼容性標(biāo)準(zhǔn)，利用瑞士EMTEST公司的UCS-200M、CSW500D等設(shè)備，搭建了3個用于測試CAN總線抗干擾能力的實驗平臺。在所搭建的測試平臺上，著重從CAN總線通訊介質(zhì)選擇和CAN節(jié)點抗干擾設(shè)計兩個方面進(jìn)行了理論分析和對比實驗研究，得出了當(dāng)采用屏蔽雙絞線和非屏蔽雙絞線作為總線通訊介質(zhì)時，影響其抗干擾能力的因素；當(dāng)CAN總線節(jié)點采用的不同的物理層參數(shù)時，如光耦、共模線圈、磁珠、濾波電容、分裂端接電阻、不同的總線發(fā)送電平、不同的CAN收發(fā)器等，對CAN總線抗干擾能力的影響，給出了一些增強(qiáng)CAN節(jié)點電路抗干擾能力的建議及一種推薦電路。最后提出了一種新的提高CAN總線抗干擾能力的方法，即通過把CAN總線的CANH和CANL數(shù)據(jù)線分別通過一個電阻連接到總線收發(fā)器的地和電源端，使總線的差分電平整體下拉，從而降低總線收發(fā)器對某些干擾引起的電平波動所產(chǎn)生的誤判斷以達(dá)到增強(qiáng)抗電磁干擾的目的。并在基于FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準(zhǔn)所搭建的CAN總線測試平臺上進(jìn)行實驗，驗證了其有效性。

標(biāo)簽： CAN 車用總線

上傳時間： 2013-06-19

上傳用戶：zhang469965156
單相非隔離型光伏并網(wǎng)逆變器的研究.rar

在能源枯竭與環(huán)境污染問題日益嚴(yán)重的今天，新能源的開發(fā)與利用愈來愈受到重視。太陽能是當(dāng)前世界上最清潔、最現(xiàn)實、最有大規(guī)模開發(fā)利用前景的可再生能源之一。其中太陽能光伏利用受到世界各國的普遍關(guān)注。而太陽能光伏并網(wǎng)發(fā)電是太陽能光伏利用的主要發(fā)展趨勢，必將得到快速的發(fā)展。在并網(wǎng)型光伏發(fā)電系統(tǒng)中，逆變器是系統(tǒng)中最末一級或唯一一級能量變換裝置，其效率的高低、可靠性的好壞將直接影響整個并網(wǎng)型系統(tǒng)的性能和投資。按照不同的標(biāo)準(zhǔn)光伏并網(wǎng)逆變器的拓?fù)浣Y(jié)構(gòu)分為很多種，本文主要研究單相非隔離型光伏并網(wǎng)逆變器。文章首先概述了光伏并網(wǎng)系統(tǒng)的發(fā)展情況并分析了當(dāng)前國際金融危機(jī)對光伏產(chǎn)業(yè)的影響。其次，分析了當(dāng)前國際市場上主要的光伏逆變器產(chǎn)品的特點，概括了光伏并網(wǎng)系統(tǒng)中光伏陣列的配置。隨后，本文以單相全橋拓?fù)錇槟Ｐ头治隽朔歉綦x型并網(wǎng)系統(tǒng)在采用不同的PWM調(diào)制策略下的共模電流，指出了抑制共模電流需滿足的條件。對于全橋和半橋拓?fù)洌治隽瞬煌臑V波方式對共模電流抑制的影響。總結(jié)了能夠抑制共模電流的實用電路拓?fù)洳⑻岢隽艘环N能夠抑制共模電流的新拓?fù)洹Σ煌負(fù)涞膿p耗情況在文章中進(jìn)行了比較。對于非隔離型并網(wǎng)系統(tǒng)中的逆變器易向電網(wǎng)注入直流分量的問題，首先分析了直流分量產(chǎn)生的原因及其導(dǎo)致變壓器產(chǎn)生的直流偏磁飽和現(xiàn)象。在此基礎(chǔ)上，總結(jié)了抑制直流分量的方法，指出了半橋拓?fù)淠軌蛞种浦绷鞣至俊τ诓⒕W(wǎng)電流的控制，工程上通常采用比例積分控制器，而比例積分控制器在理論上無法實現(xiàn)無靜差控制，因此，本文對能夠?qū)崿F(xiàn)無靜差控制的比例諧振控制器進(jìn)行了簡要分析。最后，在非隔離型1.5kW實驗平臺上對共模電流和直流分量的抑制方法進(jìn)行了驗證。

標(biāo)簽： 單相光伏并網(wǎng) 非隔離型

上傳時間： 2013-07-30

上傳用戶：科學(xué)怪人
高速低壓低功耗CMOSBiCMOS運算放大器設(shè)計.rar

近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設(shè)計技術(shù)正成為微電子行業(yè)研究的熱點之一。在模擬集成電路中，運算放大器是最基本的電路，所以設(shè)計低電壓、低功耗的運算放大器非常必要。在實現(xiàn)低電壓、低功耗設(shè)計的過程中，必須考慮電路的主要性能指標(biāo)。由于電源電壓的降低會影響電路的性能，所以只實現(xiàn)低壓、低功耗的目標(biāo)而不實現(xiàn)優(yōu)良的性能(如高速)是不大妥當(dāng)?shù)摹?論文對國內(nèi)外的低電壓、低功耗模擬電路的設(shè)計方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點，在吸收這些成果的基礎(chǔ)上設(shè)計了一個3.3 V低功耗、高速、軌對軌的CMOS/BiCMOS運算放大器。在設(shè)計輸入級時，選擇了兩級直接共源一共柵輸入級結(jié)構(gòu)；為穩(wěn)定運放輸出共模電壓，設(shè)計了共模負(fù)反饋電路，并進(jìn)行了共模回路補(bǔ)償；在偏置電路設(shè)計中，電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設(shè)計時采用了推挽共源極放大器作為輸出級，輸出電壓擺幅基本上達(dá)到了軌對軌；并采用帶有調(diào)零電阻的密勒補(bǔ)償技術(shù)對運放進(jìn)行頻率補(bǔ)償。采用標(biāo)準(zhǔn)的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對整個運放電路進(jìn)行了設(shè)計，并通過了HSPICE軟件進(jìn)行了仿真。結(jié)果表明，當(dāng)接有5 pF負(fù)載電容和20 kΩ負(fù)載電阻時，所設(shè)計的CMOS運放的靜態(tài)功耗只有9.6 mW，時延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達(dá)到82.78 dB，52.8 MHz和76°，而所設(shè)計的BiCMOS運放的靜態(tài)功耗達(dá)到10.2 mW，時延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項技術(shù)指標(biāo)都達(dá)到了設(shè)計要求。

標(biāo)簽： CMOSBiCMOS 低壓低功耗

上傳時間： 2013-06-29

上傳用戶：saharawalker
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計.rar

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時間： 2013-05-15

上傳用戶：shawvi
AD8221中文資料.rar

AD8221中文資料，儀器儀表放大器。高共模抑制比

標(biāo)簽： 8221 AD

上傳時間： 2013-07-31

上傳用戶：songrui
LM393中文資料

LM393是雙電壓比較器集成電路。中文資料該電路的特點如下：838電子工作電源電壓范圍寬，單電源、雙電源均可工作，單電源：2～36V，雙電源:±1～±18V；消耗電流小，Icc=0.8mA；lm393是什么輸入失調(diào)電壓小，VIO=±2mV；共模輸入電壓范圍寬，Vic=0～Vcc-1.5V；輸出與TTL，DTL，MOS，CMOS 等兼容；輸出可以用開路集電極連接“或”門；

標(biāo)簽： 393 LM

上傳時間： 2013-11-14

上傳用戶：lxm
帶有增益提高技術(shù)的高速CMOS運算放大器設(shè)計

設(shè)計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準(zhǔn)技術(shù)實現(xiàn)一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設(shè)計基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對電路進(jìn)行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動2 pF負(fù)載時，運放的直流增益可達(dá)到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達(dá)885 V/μs，達(dá)到0.1%的穩(wěn)定精度的建立時間只需4 ns，共模抑制比153 dB。

標(biāo)簽： CMOS 增益提高運算放大器設(shè)計

上傳時間： 2014-12-23

上傳用戶：jiiszha
高等模擬集成電路

近年來，隨著集成電路工藝技術(shù)的進(jìn)步，電子系統(tǒng)的構(gòu)成發(fā)生了兩個重要的變化：一個是數(shù)字信號處理和數(shù)字電路成為系統(tǒng)的核心，一個是整個電子系統(tǒng)可以集成在一個芯片上（稱為片上系統(tǒng))。這些變化改變了模擬電路在電子系統(tǒng)中的作用，并且影響著模擬集成電路的發(fā)展。數(shù)字電路不僅具有遠(yuǎn)遠(yuǎn)超過模擬電路的集成規(guī)模，而且具有可編程、靈活、易于附加功能、設(shè)計周期短、對噪聲和制造工藝誤差的抗擾性強(qiáng)等優(yōu)點，因而大多數(shù)復(fù)雜系統(tǒng)以數(shù)字信號處理和數(shù)字電路為核心已成為必然的趨勢。雖然如此，模擬電路仍然是電子系統(tǒng)中非常重要的組成部分。這是因為我們接觸到的外部世界的物理量主要都是模擬量，比如圖像、聲音、壓力、溫度、濕度、重量等，要將它們變換為數(shù)字信號，需要模擬信號處理和數(shù)據(jù)轉(zhuǎn)換電路，如果這些電路性能不夠高，將會影響整個系統(tǒng)的性能。其次，系統(tǒng)中的許多功能不可能或很難用數(shù)字電路完成，如微弱信號放大，很高頻率和寬頻帶信號的實時處理等。因此，雖然模擬電路在系統(tǒng)中不再是核心，但作為固有的模擬世界與數(shù)字系統(tǒng)的接口，其地位和作用仍然十分重要。片上系統(tǒng)要求將數(shù)字電路和模擬電路集成在一個芯片上，這希望模擬電路使用與數(shù)字電路相同的制造工藝。隨著MOS器件的線寬不斷減小，使MOS器件的性能不斷提高，MOS數(shù)字電路成為數(shù)字集成電路的主流，并因此促進(jìn)了MOS模擬集成電路的迅速發(fā)展。為了適應(yīng)電子系統(tǒng)功能的不斷擴(kuò)展和性能的不斷提高，對模擬電路在降低電源電壓、提高工作頻率、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度等方面提出更高要求，促進(jìn)了新電路技術(shù)的發(fā)展。作為研究生課程的教材，本書內(nèi)容是在本科相關(guān)課程基礎(chǔ)上的深化和擴(kuò)展，同時涉及實際設(shè)計中需要考慮的一些問題，重點介紹具有高工作頻率、低電源電壓和高工作穩(wěn)定性的新電路技術(shù)和在電子系統(tǒng)中占有重要地位的功能電路及其中的新技術(shù)。全書共7章，大致可分為三個部分。第一部分包括第1章和第7章。第1章為MOS模擬集成電路基礎(chǔ)，比較全面地介紹MOS器件的工作原理和特性以及由MOS器件構(gòu)成的基本單元電路，為學(xué)習(xí)本教材其他內(nèi)容提供必要的知識。由于版圖設(shè)計與工藝參數(shù)對模擬集成電路性能的影響很大，因此第7章簡單介紹制造MOS模擬集成電路的CMOS工藝過程和版圖設(shè)計技術(shù)，讀者可以通過對該章所介紹的相關(guān)背景知識的了解，更深入地理解MOS器件和電路的特性，有助于更好地完成模擬集成電路的可實現(xiàn)性設(shè)計。第二部分為新電路技術(shù)，由第2章、第3章和第5章的部分組成，包括近年來逐步獲得廣泛應(yīng)用的電流模電路、抽樣數(shù)據(jù)電路和對數(shù)域電路，它們在提高工作頻率、降低電源電壓、擴(kuò)大線性工作范圍和提高性能指標(biāo)的精度和穩(wěn)定度方面具有明顯的潛力，同時它們也引入了一些模擬電路的新概念。這些內(nèi)容有助于讀者開拓提高電路性能方面的思路。第2章介紹電流模電路的工作原理、特點和典型電路。與傳統(tǒng)的以電壓作為信號載體的電路不同，這是一種以電流作為信號載體的電路，雖然在電路中電壓和電流總是共同存在并相互作用的，但由于信號載體不同，不僅電路性能不同而且電路結(jié)構(gòu)也不同。第3章介紹抽樣數(shù)據(jù)電路的特點和開關(guān)電容與開關(guān)電流電路的工作原理、分析方法與典型電路。抽樣數(shù)據(jù)電路類似于數(shù)字電路，處理的是時間離散信號，又類似于模擬電路，處理的是幅度連續(xù)信號，它比模擬電路具有穩(wěn)定準(zhǔn)確的時間常數(shù)，解決了模擬電路實際應(yīng)用中的一大障礙。對數(shù)域電路在第5章中結(jié)合其在濾波器中的應(yīng)用介紹，這類電路除具有良好的電性能外，還提出了一種利用器件的非線性特性實現(xiàn)線性電路的新思路。第三部分介紹幾個模擬電路的功能模塊，它們是電子系統(tǒng)中的關(guān)鍵組成部分，并且與信號和信號處理聯(lián)系密切，有助于在信號和電路間形成整體觀念。這部分包括第4章至第6章。第4章介紹數(shù)據(jù)轉(zhuǎn)換電路的技術(shù)指標(biāo)和高精度與高速度轉(zhuǎn)換電路的構(gòu)成、工作原理、特點和典型電路。第5章介紹模擬集成濾波器的設(shè)計方法和主要類型，包括連續(xù)時間濾波器、對數(shù)域濾波器和抽樣數(shù)據(jù)濾波器。第6章介紹通信系統(tǒng)中的收發(fā)器與射頻前端電路，包括收信器、發(fā)信器的技術(shù)指標(biāo)、結(jié)構(gòu)和典型電路。因為載波通信系統(tǒng)傳輸?shù)氖悄M信號，射頻前端電路的性能對整個通信系統(tǒng)有直接的影響，所以射頻集成電路已成為重要的研究課題。〖〗高等模擬集成電路〖〗〖〗前言〖〗〖〗本書是在為研究生開設(shè)的“高等模擬集成電路”課程講義的基礎(chǔ)上整理而成，由董在望主編，第1、4、7章由李冬梅編寫，第6章由王志華編寫，第5章由李永明和董在望編寫，第2、3章由董在望編寫，李國林參加了部分章節(jié)的校核工作。本書可作為信息與通信工程和電子科學(xué)與技術(shù)學(xué)科相關(guān)課程的研究生教材或教學(xué)參考書，也可作為本科教學(xué)參考書或選修課教材和供相關(guān)專業(yè)的工程技術(shù)人員參考。清華大學(xué)出版社多位編輯為本書的出版做了卓有成效的工作，深致謝意。限于編者水平，難免有錯誤和疏漏之處，歡迎批評指正。目錄 1.1MOS器件基礎(chǔ)及器件模型 1.1.1結(jié)構(gòu)及工作原理 1.1.2襯底調(diào)制效應(yīng) 1.1.3小信號模型 1.1.4亞閾區(qū)效應(yīng) 1.1.5短溝效應(yīng) 1.1.6SPICE模型 1.2基本放大電路 1.2.1共源(CS)放大電路 1.2.2共漏(CD)放大電路 1.2.3共柵(CG)放大電路 1.2.4共源共柵(CSCG)放大電路 1.2.5差分放大電路 1.3電流源電路 1.3.1二極管連接的MOS器件 1.3.2基本鏡像電流源 1.3.3威爾遜電流源 1.3.4共源共柵電流源 1.3.5有源負(fù)載放大電路 1.4運算放大器 1.4.1運算放大器的主要參數(shù) 1.4.2單級運算放大器 1.4.3兩級運算放大器 1.4.4共模反饋(CMFB) 1.4.5運算放大器的頻率補(bǔ)償 1.5模擬開關(guān) 1.5.1導(dǎo)通電阻 1.5.2電荷注入與時鐘饋通 1.6帶隙基準(zhǔn)電壓源 1.6.1工作原理 1.6.2與CMOS工藝兼容的帶隙基準(zhǔn)電壓源思考題 2電流模電路 2.1概述 2.1.1電流模電路的概念 2.1.2電流模電路的特點 2.2基本電流模電路 2.2.1電流鏡電路 2.2.2電流放大器 2.2.3電流模積分器 2.3電流模功能電路 2.3.1跨導(dǎo)線性電路 2.3.2電流傳輸器 2.4從電壓模電路變換到電流模電路 2.5電流模電路中的非理想效應(yīng) 2.5.1MOSFET之間的失配 2.5.2寄生電容對頻率特性的影響思考題 3抽樣數(shù)據(jù)電路 3.1開關(guān)電容電路和開關(guān)電流電路的基本分析方法 3.1.1開關(guān)電容電路的時域分析 3.1.2開關(guān)電流電路的時域分析 3.1.3抽樣數(shù)據(jù)電路的頻域分析 3.2開關(guān)電容電路 3.2.1開關(guān)電容單元電路 3.2.2開關(guān)電容電路的特點 3.2.3非理想因素的影響 3.3開關(guān)電流電路 3.3.1開關(guān)電流單元電路 3.3.2開關(guān)電流電路的特點 3.3.3非理想因素的影響思考題 4A/D轉(zhuǎn)換器與D/A轉(zhuǎn)換器 4.1概述 4.1.1電子系統(tǒng)中的A/D與D/A轉(zhuǎn)換 4.1.2A/D與D/A轉(zhuǎn)換器的基本原理 4.1.3A/D與D/A轉(zhuǎn)換器的性能指標(biāo) 4.1.4A/D與D/A轉(zhuǎn)換器的分類 4.1.5A/D與D/A轉(zhuǎn)換器中常用的數(shù)碼類型 4.2高速A/D轉(zhuǎn)換器 4.2.1全并行結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.2兩步結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.3插值與折疊結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.4流水線結(jié)構(gòu)A/D轉(zhuǎn)換器 4.2.5交織結(jié)構(gòu)A/D轉(zhuǎn)換器 4.3高精度A/D轉(zhuǎn)換器 4.3.1逐次逼近型A/D轉(zhuǎn)換器 4.3.2雙斜率積分型A/D轉(zhuǎn)換器 4.3.3過采樣ΣΔA/D轉(zhuǎn)換器 4.4D/A轉(zhuǎn)換器 4.4.1電阻型D/A轉(zhuǎn)換器 4.4.2電流型D/A轉(zhuǎn)換器 4.4.3電容型D/A轉(zhuǎn)換器思考題 5集成濾波器 5.1引言 5.1.1濾波器的數(shù)學(xué)描述 5.1.2濾波器的頻率特性 5.1.3濾波器設(shè)計的逼近方法 5.2連續(xù)時間濾波器 5.2.1連續(xù)時間濾波器的設(shè)計方法 5.2.2跨導(dǎo)電容（GmC）連續(xù)時間濾波器 5.2.3連續(xù)時間濾波器的片上自動調(diào)節(jié)電路 5.3對數(shù)域濾波器 5.3.1對數(shù)域電路概念及其特點 5.3.2對數(shù)域電路基本單元 5.3.3對數(shù)域濾波器 5.4抽樣數(shù)據(jù)濾波器 5.4.1設(shè)計方法 5.4.2SZ域映射 5.4.3開關(guān)電容電路轉(zhuǎn)換為開關(guān)電流電路的方法思考題 6收發(fā)器與射頻前端電路 6.1通信系統(tǒng)中的射頻收發(fā)器 6.2集成收信器 6.2.1外差式接收與鏡像信號 6.2.2復(fù)數(shù)信號處理 6.2.3收信器前端結(jié)構(gòu) 6.3集成發(fā)信器 6.3.1上變換器 6.3.2發(fā)信器結(jié)構(gòu) 6.4收發(fā)器的技術(shù)指標(biāo) 6.4.1噪聲性能 6.4.2靈敏度 6.4.3失真特性與線性度 6.4.4動態(tài)范圍 6.5射頻電路設(shè)計 6.5.1晶體管模型與參數(shù) 6.5.2噪聲 6.5.3集成無源器件 6.5.4低噪聲放大器 6.5.5混頻器 6.5.6頻率綜合器 6.5.7功率放大器思考題 7CMOS集成電路制造工藝及版圖設(shè)計 7.1集成電路制造工藝簡介 7.1.1單晶生長與襯底制備 7.1.2光刻 7.1.3氧化 7.1.4擴(kuò)散及離子注入 7.1.5化學(xué)氣相淀積（CVD） 7.1.6接觸與互連 7.2CMOS工藝流程與集成電路中的元件 7.2.1硅柵CMOS工藝流程 7.2.2CMOS集成電路中的無源元件 7.2.3CMOS集成電路中的寄生效應(yīng) 7.3版圖設(shè)計 7.3.1硅柵CMOS集成電路的版圖構(gòu)成 7.3.2版圖設(shè)計規(guī)則 7.3.3CMOS版圖設(shè)計技術(shù) 思考題

標(biāo)簽： 模擬集成電路

上傳時間： 2013-11-13

上傳用戶：chengxin