提出并研制了一種新型電力系統暫態故障模擬再現系統。該系統通過將系統發生故障時故障錄波器錄下的數據轉換為符合IEEE的COMTRADE格式文件，經數據處理軟件進行分析后由電腦并口送入多功能繼電保護測試儀，最終由測試儀還原成故障時的ＰＴ、ＣＴ二次側電壓、電流信號。該系統對繼電保護裝置參數整定、事故原因查找及分析等有輔助作用。
標簽： COMTRADE IEEE 電力系統
上傳時間： 2015-04-16
上傳用戶：koulian
SP430C語言程序： 11-1的功能為利用MSP430的ADC12進行單通道單次轉換，使用內部熱敏二極管測量溫度。 11-2的功能為利用ADC12進行多通道單次轉換，測量溫度和(AVcc-AVss)/2。 11-3的功能為利用MSP430F15/16x系列的DA轉換模塊，從DAC通道0(P6.6)輸出鋸齒波，從DAC通道1(P6.7)輸出正弦 波。 12-1功能為使用斜邊AD轉換方法測量外部輸入電壓。 12-2功能為測量電阻的阻值。
標簽： 430 430C MSP ADC
上傳時間： 2015-04-30
上傳用戶：wxhwjf
這組程序是基于小波變換的信號奇異性檢測和去噪的例程，每個程序的具體功能見程序源碼。
標簽： 程序 小波變換 信號 去噪
上傳時間： 2015-05-06
上傳用戶：13188549192
小波變換用于語音信號閾值去噪的一個matlab程序，主要功能是閾值搜索，小波分解重構
標簽： matlab 小波變換 去噪 語音信號
上傳時間： 2013-12-22
上傳用戶：TRIFCT
將4MHz的訪波輸入到ccc模塊上，輸出500Hz提供鳴叫聲頻。1kHz的方波經fen10模塊進行十分頻后為秒模塊mian、分模塊mina、時模塊hour，提供時鐘信號；用sst模塊為整點報時提供控制信號，（當59 50"、52"、54"、56"、58"時，q500輸出為”1”，秒為00時qlk輸出為”1”,這兩個信號經過邏輯或門實現報時功能）；用sel模塊提供數碼管片選信號；用模塊bbb將對應數碼管信號送出需要的顯示信號；用七段譯碼器dispa模塊進行譯碼。 將4MHz的訪波輸入到ccc模塊上，輸出500Hz提供鳴叫聲頻。1kHz的方波經fen10模塊進行十分頻后為秒模塊mian、分模塊mina、時模塊hour，提供時鐘信號；用sst模塊為整點報時提供控制信號，（當59 50"、52"、54"、56"、58"時，q500輸出為”1”，秒為00時qlk輸出為”1”,這兩個信號經過邏輯或門實現報時功能）；用sel模塊提供數碼管片選信號；用模塊bbb將對應數碼管信號送出需要的顯示信號；用七段譯碼器dispa模塊進行譯碼。
標簽： 4MHz ccc 輸入 模塊
上傳時間： 2014-12-22
上傳用戶：lps11188
摘 要： 本文件是C8051單片機DA測試實驗程序；使用外部22.1184MHz晶振. 功能：定義 A ~ F 為功能鍵。 按"A" 鍵，輸出250HZ的方波，按"B" 鍵，輸出250HZ的正弦波形，按"C" 鍵，輸出250HZ的三角波， 按"D" 鍵，輸出250HZ的鋸齒波。用示波器在J6（DAC0）觀測結果，使用串口觀測按鍵信息。
標簽： 22.1184 C8051 MHz 單片機
上傳時間： 2014-01-17
上傳用戶：zxc23456789
功能：使用CCU的4個模塊，實現非對稱PWM輸出。 說明：將跳線器J5、J6、J27取出，J3短接到OCD端，在JP6的PWM1、PWM2、PWM3 分別測試模塊A、B、C的輸出，DAOUT是模塊D輸出經漏波后的電壓。 通過跳線器J8、J9選擇高頻晶振6MHz。
標簽： CCU 模塊
上傳時間： 2014-01-04
上傳用戶：CHENKAI
用遺傳算法優化小波神經網絡，程序完整，實現函數逼近功能
標簽： 算法優化 小波神經網絡
上傳時間： 2013-12-26
labwindows/CVI的虛擬儀器設計(電子版) 本書詳細地介紹了應用當前信號分析與處理新技術來設計不同測量功能的虛擬儀器的工作原理和方法。內容包括虛擬儀器設計的方法和步驟，I/O接口設備的軟件驅動，LabWindows/CVI與MATLAB語言的接口，以及基于自相關偽隨機系統辨識、神經網絡、小波變換、模糊理論等技術虛擬儀器設計的方法和技巧。 本書內容新穎豐富、論述簡潔，提供了大量典型的實例。本書可作為大專院校教科書，也可作為工程技術人員和科技工作者學習設計虛擬儀器的自學用書。
標簽： labwindows CVI 虛擬 儀器設計
上傳時間： 2014-12-20
上傳用戶：15071087253
本程序功能: DDS文件夾內的程序，完成直接數字頻率合成功能,有正弦,三角,方波三種波形,并能掃頻. 可通過鍵盤操作設置頻率參數和選擇波形種類和控制運行. 由兩部分組成,"C"文件夾內,是用于在 51 單片機上運行的 C語言程序, "Verilog"文件夾內,是用Verilog語言編寫的 FPGA 程序.
標簽： DDS 程序
上傳時間： 2014-12-06
上傳用戶：cazjing
蟲蟲下載站版權所有 京ICP備2021023401號-1
