粉嫩一区二区三区性色av,国产精品99久久精品,一区二区自拍

沖突問題

51單片機C語言編程中的絕對定位問題

摘要:論述了在單片機C語言編程中如何指定變量或特定數據、代碼段的絕對地址，同時詳細介紹了在定位過程中需要注意的問題.關健詞:KeilC51;連接；絕對定位

標簽： 51單片機 C語言編程定位

上傳時間： 2013-11-02

上傳用戶：shfanqiwei
一款USBkey用MCU電路早期失效問題初探

我公司生產的 USBkey 產品所使用的MCU 電路，自2007 年9 月初USBkey 產品開始量產化后，我們對其部分產品做了電老化試驗，發現該款電路早期失效問題達不到我們要求，上電以后一段時間內失效率為千分之一點五左右。為此，我們從去年10 月到今年2 月對所生產的產品（已發出的除外）全部進行了電老化篩選，通過這項工作發現了一些規律性的東西，對提高電子產品的安全可靠性有一定指導意義。2 試驗條件的設定造成電路早期失效的原因很多，從 IC 設計到半導體生產工藝、電路封裝、焊接裝配等生產工序和生產設備、生產材料、生產環境及人為的因素都有可能是成因，作為電路的使用方不可能都顧及到，也不可控。通過分析，我們認為還是著眼于該款電路在完成半導體生產工藝后，在后部加工中所產生的早期失效問題更有針對性。，因此決定從電路的后部加工工序即封裝、COS 軟件以及產品SMT 加工工藝等方面入手，安排幾種比對試驗并取得試驗數據，以期找出失效原因。

標簽： USBkey MCU 電路失效

上傳時間： 2014-12-28

上傳用戶：894898248
做DSP最應該懂得157個問題的回答

TI DSP的發展同集成電路的發展一樣,新的DSP都是3.3V的,但目前還有許多外圍電路是5V的,因此在DSP系統中,經常有5V和3.3V的DSP混接問題。在這些系統中,應注意： 1)DSP輸出給5V的電路（如D/A）,無需加任何緩沖電路,可以直接連接。 2)DSP輸入5V的信號（如A/D）,由于輸入信號的電壓>4V,超過了DSP的電源電壓,DSP的外部信號沒有保護電路,需要加緩沖,如74LVC245等,將5V信號變換成3.3V的信號。 3)仿真器的JTAG口的信號也必須為3.3V,否則有可能損壞DSP。

標簽： DSP 157

上傳時間： 2013-10-16

上傳用戶：gxy670166755
利用動態密勒補償電路解決LDO的穩定性問題

利用動態密勒補償電路解決LDO的穩定性問題:針對LDO穩壓器的穩定性問題，設計了一種新穎的動態密勒補償電路8與傳統方法相比，該電路具有恒定的帶寬，大大提高了系統的瞬態響應性能，同時將開環增益提高了，左右使6LDO穩壓器具有較高的電壓調整率和負載調整率。通過具體投片，驗證了該方法的正確性和可行性。關鍵詞：低壓降穩壓器，動態密勒補償，穩定性，P型場效應管電容器

標簽： LDO 動態密勒補償電路

上傳時間： 2013-10-24

上傳用戶：小寶愛考拉
USB/EPP轉接系統的硬件設計與分析

摘要：設計并實現了一個USB/EPP 轉接系統，給出其硬件設計方案并討論了相關技術細節，使其實現USB 接口到EPP接口的相互數據轉發。使僅具有EPP 接口的傳統儀器設備借助于USB/EPP 轉接系統擁有USB 總線所提供的即插即用和設備插架特性，方便其通過USB 接口靈活接入同時擁有多個外設的計算機主機系統。關鍵詞：USB；EPP；轉接系統中圖分類號：TP368.3 文獻標識碼：A文章編號:1008- 0570(2005)11- 2- 0166- 03 在傳統的I/O 模式中，計算機外設通常映射為CPU 中固定I/O 地址，要求由主機分配一個指定的IRQ 中斷請求。由于PC 機的端口和中斷資源有限，因而使外設的可擴展性受到局限；同時，隨著電腦應用的拓展，PC 機的外設接口越來越多，外設對系統資源的獨占性也容易導致系統資源沖突。由于各種外部設備不斷增加，容易導致各種I/O 沖突。由Intel、Compaq、Microsoft、IBM等廠商所提出的USB 總線標準，基于即插即用和設備插架技術，設備接入時不影響應用程序的運行，具有良好的可擴充性和擴展的方便性。目前USB 協議已經發展到了最新的2.0 版本，可支持峰值傳輸速率為480Mbps 的高速外設，可提供4～8 個USB 2.0 接口，同時通過USB 集線器（HUB）的擴展還可以支持多達127 個外設同時連接，基本上解決了各種外設同時存在同時使用的所有問題。基于USB 接口的上述優點，目前的計算機，特別是筆記本計算機基本上都只配備USB 接口，而取消了傳統的串口和并口，這對那些以前購置的需要與計算機進行通信而只有串口或并口的各種儀器的繼續使用造成了極大的障礙。針對傳統的數字化儀器與計算機通信中存在的接口不足的問題，本文設計了一個USB/EPP 轉接系統，使其能夠從計算機的USB 接口接收數據，經過格式轉換，從USB/EPP 轉接系統的并行接口EPP 發送給傳統的儀器設備；同時也能夠從USB/EPP 轉接系統的并行接口EPP 接收數據，將其轉化為USB 幀格式，并發送到計算機的USB 接口。從而使僅具有EPP 接口的傳統儀器設備借助于USB/EPP 轉接系統，可以繼續正常使用。2 USB 總線2.1 USB 系統描述及總線協議USB 是一種電纜總線，支持在主機和各種即插即用外設之間進行數據傳輸。由主機預定的標準協議使各種設備分享USB 帶寬，當其它設備和主機在運行時，總線允許添加、設置、使用以及拆除外設，這為多個儀器設備共享同一個主計算機提供了可能。USB 協議采用了管道模型的軟硬件協議，摒棄了一般外設協議的端口映射方式，從而有效地避免了計算機應用系統I/O 端口地址沖突。根據功能劃分，一個USB 系統由三個部分組成：即USB 互連、USB 主機和USB 設備。圖1 給出了USB系統的通用拓撲結構。

標簽： USB EPP 轉接

上傳時間： 2013-10-09

上傳用戶：半熟1994
MCS-51 單片機的系統擴展問題

本章主要介紹51系列單片機系統擴展問題，在本章中要研究較多的硬件方面及硬軟結合方面的問題，本章與第一章關系密切，在學習本章內容之前，要先明確51系列單片機本身的系統資源，可先復習一下前面幾章的有關單片機硬件組成方面的內容。本章將介紹以下具體內容：系統擴展的含義、單片機的地址總線和數據總線、常見系統擴展電路舉例。§7.0 前言 1.系統擴展的含義單片機中雖然已經集成了CPU、I/O口、定時器、中斷系統、存儲器等計算機的基本部件（即系統資源），但是對一些較復雜應用系統來說有時感到以上資源中的一種或幾種不夠用，這就需要在單片機芯片外加相應的芯片、電路，使得有關功能得以擴充，我們稱為系統擴展（即系統資源的擴充）。 2.系統擴展分類----單一功能的擴展綜合功能的擴展3.系統擴展需要解決的問題---- 單片機與相應芯片的接口電路連接（即地址總線、數據總線、控制總線的連接）與編程。4.單片機的地址總線和數據總線 51系列單片機沒有專用的對外地址總線和數據總線，其P0口和P2口既是通用I/O口，同時P0口還是分時復用的雙向數據總線和低8位地址總線（一般需要加一級鎖存器），而P2口則是高8位地址總線5.常見系統擴展電路（1）單一功能的系統擴展存儲器的擴展（程序存儲器、數據存儲器、E2PROM ）外部中斷源的擴展（簡單門電路）并行口的擴展（8155）（2）綜合功能的擴展外部RAM、定時器、并行口擴展（8155）存儲器、并行口、定時器擴展（多芯片）7.1.1 程序存儲器的擴展.程序存儲器的作用----存放程序代碼或常數表格 .擴展時所用芯片----一般用只讀型存儲器芯片（可以是EPROM、E2PROM、 FLASH芯片等）。 .擴展電路連接 ---- 用EPROM 2764擴展程序存儲器。 .存儲器地址分析----究竟單片機輸出什么地址值時，可以指向存儲器中的某一單元。

標簽： MCS 51 單片機系統擴展

上傳時間： 2013-10-19

上傳用戶：zhaoq123
仿真器與DSP開發一般常見問題

詳細介紹仿真器與DSP開發一般常見問題若干

標簽： DSP 仿真器

上傳時間： 2013-10-20

上傳用戶：003030
做DSP最應該懂得157個問題（回答）

做DSP最應該懂得157個問題

標簽： DSP 157

上傳時間： 2013-10-16

上傳用戶：jelenecheung
FPGA設計中的基本問題

第6章 FPGA設計中的基本問題

標簽： FPGA

上傳時間： 2013-11-06

上傳用戶：hongmo
FPGA連接DDR2的問題討論

我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配和通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？

標簽： FPGA DDR2 連接問題討論

上傳時間： 2013-10-12

上傳用戶：han_zh