黄色综合网址,久久se精品一区二区,日本午夜人人精品

分析比較

擴(kuò)頻信號空域抗干擾濾波、碼捕獲的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

直接序列擴(kuò)頻通信技術(shù)，具有抗干擾、保密性強(qiáng)、可實(shí)現(xiàn)碼分多址通信和高精度測量的優(yōu)點(diǎn)，其中信號的快速捕獲是擴(kuò)頻體制的關(guān)鍵。擴(kuò)頻系統(tǒng)雖然本身具有抗干擾能力，但在強(qiáng)干擾情況下，系統(tǒng)性能將嚴(yán)重惡化，大大影響捕獲的精度，甚至無法捕獲。因此，在接收機(jī)接收到信號以后，在捕獲前可以利用自適應(yīng)天線陣進(jìn)行抗干擾濾波，增強(qiáng)系統(tǒng)的抗干擾能力。同時(shí)，抗干擾濾波可能會(huì)對擴(kuò)頻信號的捕獲帶來一定的影響，對這個(gè)問題也需要進(jìn)行分析。本文取材于“GPS空域抗干擾接收機(jī)”研究課題，以該課題為背景，從擴(kuò)頻信號捕獲的角度出發(fā)，利用仿真數(shù)據(jù)，針對自適應(yīng)天線陣抗干擾濾波和捕獲進(jìn)行Matlab仿真，研究分析不同的抗干擾濾波方案對擴(kuò)頻信號捕獲產(chǎn)生的影響，確定FPGA設(shè)計(jì)方案，在ISE中將設(shè)計(jì)方案實(shí)現(xiàn)為具體的VHDL程序，并通過Modelsim仿真比對，為“GPS空域抗干擾接收機(jī)”課題研究中方案的確定提供了技術(shù)支撐。

標(biāo)簽： FPGA 擴(kuò)頻信號抗干擾

上傳時(shí)間： 2013-04-24

上傳用戶：diets
基于FPGA的PID智能控制器的研究.rar

工業(yè)生產(chǎn)過程往往具有非線性、不確定性，難以建立精確的數(shù)學(xué)模型。應(yīng)用常規(guī)的PID控制器難以達(dá)到理想的控制效果。作為的重要分支，人工神經(jīng)網(wǎng)絡(luò)具有良好的非線性映射能力和高度的并行信息處理能力，已成為非線性系統(tǒng)建模、辨識和控制中常用的理論和方法。其中，神經(jīng)元具有很強(qiáng)的信息綜合、學(xué)習(xí)記憶、自學(xué)習(xí)和自適應(yīng)能力，可以處理那些難以用模型和規(guī)則描述的過程，將神經(jīng)元與PID結(jié)合，應(yīng)用到實(shí)際的控制中，可以在線調(diào)整PID的參數(shù)，使系統(tǒng)具有較強(qiáng)的抗干擾能力、自適應(yīng)能力和較好的魯棒性。目前，人工神經(jīng)網(wǎng)絡(luò)的研究主要是神經(jīng)網(wǎng)絡(luò)的理論研究、神經(jīng)網(wǎng)絡(luò)的應(yīng)用研究和神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究，這三方面是相互依賴和相互促進(jìn)的關(guān)系。本文主要側(cè)重的是神經(jīng)網(wǎng)絡(luò)的實(shí)現(xiàn)技術(shù)研究方面，創(chuàng)新性地利用FPGA嵌入式系統(tǒng)開發(fā)技術(shù)實(shí)現(xiàn)單神經(jīng)元PID智能控制器的研究與設(shè)計(jì)，并將其封裝成為一個(gè)專用的IP核供其他的控制系統(tǒng)使用。首先，對單神經(jīng)元PID智能控制器的設(shè)計(jì)原理和設(shè)計(jì)算法進(jìn)行了深入的研究與分析；其次，利用MATLAB設(shè)計(jì)單神經(jīng)元PID智能控制器，針對特定的被控對象，對其進(jìn)行仿真實(shí)驗(yàn)，獲得比較理想的系統(tǒng)輸出；然后，研究基于FPGA的單神經(jīng)元智能控制算法的實(shí)現(xiàn)，對控制器進(jìn)行VHDL語言分層設(shè)計(jì)，使用Altera公司的軟件QuartusⅡ6.1進(jìn)行仿真實(shí)驗(yàn)。兩個(gè)仿真實(shí)驗(yàn)結(jié)果表明，基于FPGA的單神經(jīng)元智能控制器比MATLAB設(shè)計(jì)的單神經(jīng)元PID智能控制器性能優(yōu)良。本文的設(shè)計(jì)模塊主要包括權(quán)值修改模塊、誤差計(jì)算模塊、權(quán)值產(chǎn)生模塊和輸出模塊。在各個(gè)模塊的設(shè)計(jì)中進(jìn)行了優(yōu)化處理，使本文的設(shè)計(jì)不僅利用的硬件資源少，而且也有很快的運(yùn)行速度，同時(shí)也改善了傳統(tǒng)控制器的控制性能。

標(biāo)簽： FPGA PID 智能控制器

上傳時(shí)間： 2013-04-24

上傳用戶：13517191407
地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號正式出臺。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的，具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實(shí)用價(jià)值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計(jì)，介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運(yùn)用簡化加法器圖（Reduced Adder Graph，RAG）算法進(jìn)行改進(jìn)，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn)，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號的采樣率和時(shí)域?qū)ьl的采樣率相同，以達(dá)到較好的同步性能，采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過程中，分析比較了多種算法的計(jì)算復(fù)雜性，設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布，設(shè)計(jì)出定點(diǎn)字長的優(yōu)化方案，并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系，進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780

標(biāo)簽： SRRC FPGA FFT

上傳時(shí)間： 2013-04-24

上傳用戶：mdrd3080
智能人臉識別算法及其FPGA的實(shí)現(xiàn).rar

人臉自動(dòng)識別技術(shù)是模式識別、圖像處理等學(xué)科的一個(gè)最熱門研究課題之一。隨著社會(huì)的發(fā)展,各方面對快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實(shí)時(shí)，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。本文詳細(xì)分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對C++算法進(jìn)行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進(jìn)行比對，評估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。主要研究內(nèi)容如下：首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計(jì)，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進(jìn)行同步比較測試，使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時(shí)正確選型，以及加快設(shè)計(jì)和調(diào)試進(jìn)度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預(yù)處理，識別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對其原理進(jìn)行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時(shí)實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡單，高效。識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。最后，使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計(jì)算器模塊使得在算法實(shí)現(xiàn)時(shí)可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計(jì)的模塊之間選擇性能更好的一個(gè)來調(diào)用，F(xiàn)IFO的設(shè)計(jì)提供同步和異步時(shí)鐘域的數(shù)據(jù)緩存。設(shè)計(jì)在ISE和VC++軟件平臺同時(shí)進(jìn)行，隨時(shí)對verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測和比對。全部設(shè)計(jì)模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。

標(biāo)簽： FPGA 人臉識別算法

上傳時(shí)間： 2013-07-13

上傳用戶：李夢晗
空時(shí)域?qū)Ш较到y(tǒng)抗干擾算法研究及FPGA設(shè)計(jì).rar

隨著敵對人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導(dǎo)航接收機(jī)的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時(shí)域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時(shí)域級聯(lián)或空時(shí)聯(lián)合處理能夠顯著增強(qiáng)導(dǎo)航信號接收機(jī)的抗干擾性能。多個(gè)天線以不同的方式放置，即不同的陣形，會(huì)使得導(dǎo)航接收機(jī)具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應(yīng)抗干擾性能研究，分析了導(dǎo)致差異的原因，通過對比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進(jìn)一步推廣到空時(shí)自適應(yīng)抗干擾，也具有同樣的結(jié)論。結(jié)合工程實(shí)現(xiàn)，基于FPGA完成空時(shí)抗干擾硬件模塊設(shè)計(jì)，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵(lì)，對硬件模塊的輸出結(jié)果進(jìn)行分析，與非自適應(yīng)空時(shí)波束形成結(jié)果相比，實(shí)驗(yàn)驗(yàn)證了模塊的有效性；與Matlab仿真處理的結(jié)果相比，驗(yàn)證了模塊的正確性。多種陣形自適應(yīng)抗干擾性能差異的研究對于一定孔徑和陣元個(gè)數(shù)條件下的陣列布陣具有一定的參考價(jià)值，空時(shí)抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對工程實(shí)現(xiàn)具有一定的借鑒意義。

標(biāo)簽： FPGA 時(shí)域導(dǎo)航系統(tǒng)

上傳時(shí)間： 2013-05-28

上傳用戶：thinode
基于FPGA的視頻圖像分析.rar

對弓網(wǎng)故障的檢測是當(dāng)今列車檢測的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測現(xiàn)場的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運(yùn)用H．264/AVC算法對視頻序列進(jìn)行大量的實(shí)驗(yàn)，對不同分辨率、量化步長、視頻序列進(jìn)行編解碼以及對結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺，進(jìn)行視頻圖像的采集存儲、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號的采集存儲、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語言實(shí)現(xiàn)了部分算法，對視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼

標(biāo)簽： FPGA 視頻圖像分析

上傳時(shí)間： 2013-04-24

上傳用戶：啦啦啦啦啦啦啦
基于FPGA的電子式互感器校驗(yàn)儀的研究.rar

互感器是電力系統(tǒng)中電能計(jì)量和繼電保護(hù)中的重要設(shè)備，其精度和可靠性與電力系統(tǒng)的安全性、可靠性和經(jīng)濟(jì)運(yùn)行密切相關(guān)。隨著電力工業(yè)的發(fā)展，傳統(tǒng)的電磁式互感器已經(jīng)暴露出一系列的缺陷，電子式互感器能很好的解決電磁式互感器的缺點(diǎn)，電子式互感器逐步替代電磁式互感器代表著電力工業(yè)的發(fā)展方向。目前，國產(chǎn)的互感器校驗(yàn)儀主要是電磁式互感器校驗(yàn)儀，電子式互感器校驗(yàn)儀依賴于進(jìn)口。電子式互感器的發(fā)展，使得電子式互感器校驗(yàn)儀的研制勢在必行。本課題依據(jù)國際標(biāo)準(zhǔn)IEC60044-7、IEC60044-8和國內(nèi)標(biāo)準(zhǔn)GB20840[1].7-2007、GB20840[1].8-2007，設(shè)計(jì)了電子式互感器檢驗(yàn)儀。該校驗(yàn)儀采用直接法對電子式互感器進(jìn)行校驗(yàn)，即同時(shí)測試待校驗(yàn)電子式互感器和標(biāo)準(zhǔn)電磁式互感器二次側(cè)的輸出信號，比較兩路信號的參數(shù)，根據(jù)比較結(jié)果完成電子式互感器的校驗(yàn)工作。論文首先介紹了電子式互感器結(jié)構(gòu)及輸出數(shù)字信號的特征，然后詳細(xì)論述了電子式互感器校驗(yàn)儀的硬件及軟件設(shè)計(jì)方法。硬件主要采用FPGA技術(shù)設(shè)計(jì)以太網(wǎng)控制器RTL8019的控制電路，以實(shí)現(xiàn)電子式互感器信號的遠(yuǎn)程接收，同時(shí)設(shè)計(jì)A/D芯片MAX125的控制電路，以實(shí)現(xiàn)標(biāo)準(zhǔn)電磁式互感器模擬輸出的數(shù)字化。軟件主要采用FPGA的SOPC技術(shù)，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成開發(fā)環(huán)境下，完成對硬件電路的底層控制，運(yùn)用準(zhǔn)同步算法和DFT算法開發(fā)應(yīng)用程序?qū)崿F(xiàn)對數(shù)字信號的處理。最終完成電子式互感器校驗(yàn)儀的設(shè)計(jì)。最后進(jìn)行了相關(guān)的實(shí)驗(yàn)，所研制的電子式互感器校驗(yàn)儀對0.5準(zhǔn)確級的電子式電壓互感器和0.5準(zhǔn)確級電子式電流互感器分別進(jìn)行了校驗(yàn)，對其額定負(fù)荷的20％、100％、120％點(diǎn)做為測量點(diǎn)進(jìn)行測量。經(jīng)過對實(shí)驗(yàn)數(shù)據(jù)的處理分析可知，校驗(yàn)儀對電子式互感器的校驗(yàn)精度滿足0.5％的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗(yàn)儀的研制工作提供了理論和實(shí)踐依據(jù)。

標(biāo)簽： FPGA 電子式互感器校驗(yàn)儀

上傳時(shí)間： 2013-04-24

上傳用戶：569342831
基于FPGA的加密算法的研究與實(shí)現(xiàn).rar

在幾乎所有現(xiàn)代通訊和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域中，安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展，對安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟，但由于它的計(jì)算復(fù)雜性大，所以在具體實(shí)現(xiàn)上還需要進(jìn)一步研究。實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)，對于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價(jià)值，相信超橢圓曲線密碼系統(tǒng)將會(huì)有更好的應(yīng)用前景。對于密碼系統(tǒng)，我們希望它占用的空間更少，實(shí)現(xiàn)的時(shí)間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進(jìn)行實(shí)現(xiàn)比較并提出軟硬協(xié)調(diào)思想實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個(gè)目標(biāo)。論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個(gè)核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語言進(jìn)行了實(shí)現(xiàn)，并對它們的結(jié)果進(jìn)行對比，重點(diǎn)在于對并行度不同的串并混合算法進(jìn)行實(shí)現(xiàn)比較，找到面積和速度的最佳結(jié)合點(diǎn)。通過對算法的實(shí)現(xiàn)和比較，發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實(shí)際中協(xié)調(diào)性并不是很好，最終得出結(jié)論，在所做實(shí)驗(yàn)的四種情況中，面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語言進(jìn)行實(shí)現(xiàn)比較，找到單獨(dú)實(shí)現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法)，為軟硬協(xié)調(diào)實(shí)現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。論文然后提出了軟硬協(xié)調(diào)的方法實(shí)現(xiàn)超橢圓曲線系統(tǒng)的思想，并對整個(gè)系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析，將標(biāo)量乘算法，除子算法和多項(xiàng)式環(huán)算法劃分到軟件部分，并對其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹，將有限域算法歸于硬件部分并對其進(jìn)行了簡單描述。在最后對全文進(jìn)行總結(jié)，提出進(jìn)一步需要開展的工作。

標(biāo)簽： FPGA 加密法的研究

上傳時(shí)間： 2013-04-24

上傳用戶：zl123！@#
Linux系統(tǒng)分析與高級編程技術(shù).zip

Linux系統(tǒng)分析與高級編程技術(shù) 一共31章節(jié)

標(biāo)簽： Linux zip 系統(tǒng)分析高級編程

上傳時(shí)間： 2013-06-04

上傳用戶：caixiaoxu26
基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時(shí)序分析.rar

基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時(shí)序分析

標(biāo)簽： FPGA 芯片功能仿真

上傳時(shí)間： 2013-06-28

上傳用戶：qilin