工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標簽： vhdl 工程 分頻 代碼
上傳時間： 2013-08-10
上傳用戶：sxdtlqqjl
相關于fpga的vga顯示的控制，包括模塊，設計思路，方案等重要代碼
標簽： fpga vga 控制
上傳時間： 2013-08-11
上傳用戶：青春給了作業95
介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
標簽： VHDL 嵌入式 全數字 鎖相環路
上傳用戶：yare
基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
標簽： FPGA 全數字 鎖相環
上傳時間： 2013-08-13
上傳用戶：fqscfqj
基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
標簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
fredivn.vhd 偶數分頻\r\nfredivn1.vhd 奇數分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數控分頻器
標簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時、分、秒，可以設置時間，精度要求0.001s ，允許電壓： 3.3V\r\n
標簽： FPGA 分 源代碼
上傳用戶：xhz1993
verilog編寫基于fpga的鑒相器模塊
標簽： verilog fpga 編寫 模塊
上傳時間： 2013-08-19
上傳用戶：18752787361
基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案
標簽： FPGA 數字鎖相環
上傳用戶：Huge_Brother
5分鐘學會使用CPLD,經典資料，有想學習CPLD的朋友有福了
標簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
蟲蟲下載站版權所有 京ICP備2021023401號-1
