<button id="4w4k4"></button>
pic單片機實用教程(提高篇)以介紹PIC16F87X型號單片機為主，并適當(dāng)兼顧PIC全系列，共分9章，內(nèi)容包括：存儲器；I/O端口的復(fù)位功能；定時器/計數(shù)器TMR1；定時器TMR2；輸入捕捉/輸出比較/脈寬調(diào)制CCP；模/數(shù)轉(zhuǎn)換器ADC；通用同步/異步收發(fā)器USART；主控同步串行端口MSSP：SPI模式和I2C模式。突出特點：通俗易懂、可讀性強、系統(tǒng)全面、學(xué)練結(jié)合、學(xué)用并重、實例豐富、習(xí)題齊全。＜br＞本書作為Microchip公司大學(xué)計劃選擇用書，可廣泛適用于初步具備電子技術(shù)基礎(chǔ)和計算機知識基礎(chǔ)的學(xué)生、教師、單片機愛好者、電子制作愛好者、電器維修人員、電子產(chǎn)品開發(fā)設(shè)計者、工程技術(shù)人員閱讀。本教程全書共分2篇，即基礎(chǔ)篇和提高篇，分2冊出版，以適應(yīng)不同課時和不同專業(yè)的需要，也為教師和讀者增加了一種可選方案。 第1章 EEPROM數(shù)據(jù)存儲器和FIASH程序存儲器1.1 背景知識1.1.1 通用型半導(dǎo)體存儲器的種類和特點1.1.2 PIC單片機內(nèi)部的程序存儲器1.1.3 PIC單片機內(nèi)部的EEPROM數(shù)據(jù)存儲器1.1.4 PIC16F87X內(nèi)部EEPROM和FIASH操作方法1.2 與EEPROM相關(guān)的寄存器1.3 片內(nèi)EEPROM數(shù)據(jù)存儲器結(jié)構(gòu)和操作原理1.3.1 從EEPROM中讀取數(shù)據(jù)1.3.2 向EEPROM中燒寫數(shù)據(jù)1.4 與FLASH相關(guān)的寄存器1.5 片內(nèi)FLASH程序存儲器結(jié)構(gòu)和操作原理1.5.1 讀取FLASH程序存儲器1.5.2 燒寫FLASH程序存儲器1.6 寫操作的安全保障措施1.6.1 寫入校驗方法1.6.2 預(yù)防意外寫操作的保障措施1.7 EEPROM和FLASH應(yīng)用舉例1.7.1 EEPROM的應(yīng)用1.7.2 FIASH的應(yīng)用思考題與練習(xí)題第2章 輸入/輸出端口的復(fù)合功能2.1 RA端口2.1.1 與RA端口相關(guān)的寄存器2.1.2 電路結(jié)構(gòu)和工作原理2.1.3 編程方法2.2 RB端口2.2.1 與RB端口相關(guān)的寄存器2.2.2 電路結(jié)構(gòu)和工作原理2.2.3 編程方法2.3 RC端口2.3.1 與RC端口相關(guān)的寄存器2.3.2 電路結(jié)構(gòu)和工作原理2.3.3 編程方法2.4 RD端口2.4.1 與RD端口相關(guān)的寄存器2.4.2 電路結(jié)構(gòu)和工作原理2.4.3 編程方法2.5 RE端口2.5.1 與RE端口相關(guān)的寄存器2.5.2 電路結(jié)構(gòu)和工作原理2.5.3 編程方法2.6 PSP并行從動端口2.6.1 與PSP端口相關(guān)的寄存器2.6.2 電路結(jié)構(gòu)和工作原理2.7 應(yīng)用舉例思考題與練習(xí)題第3章 定時器/計數(shù)器TMR13.1 定時器/計數(shù)器TMR1模塊的特性3.2 定時器/計數(shù)器TMR1模塊相關(guān)的寄存器3.3 定時器/計數(shù)器TMR1模塊的電路結(jié)構(gòu)3.4 定時器/計數(shù)器TMR1模塊的工作原理3.4.1 禁止TMR1工作3.4.2 定時器工作方式3.4.3 計數(shù)器工作方式3.4.4 TMR1寄存器的賦值與復(fù)位3.5 定時器/計數(shù)器TMR1模塊的應(yīng)用舉例思考題與練習(xí)題第4章 定時器TMR24.1 定時器TMR2模塊的特性4.2 定時器TMR2模塊相關(guān)的寄存器4.3 定時器TMR2模塊的電路結(jié)構(gòu)4.4 定時器TMR2模塊的工作原理4.4.1 禁止TMR2工作4.4.2 定時器工作方式4.4.3 寄存器TMR2和PR2以及分頻器的復(fù)位4.4.4 TMR2模塊的初始化編程4.5 定時器TMR2模塊的應(yīng)用舉例思考題與練習(xí)題第5章 輸入捕捉/輸出比較/脈寬調(diào)制CCP5.1 輸入捕捉工作模式5.1.1 輸入捕捉摸式相關(guān)的寄存器5.1.2 輸入捕捉模式的電路結(jié)構(gòu)5.1.3 輸入捕捉摸式的工作原理5.1.4 輸入捕捉摸式的應(yīng)用舉例5.2 輸出比較工作模式5.2.1 輸出比較模式相關(guān)的寄存器5.2.2 輸出比較模式的電路結(jié)構(gòu)5.2.3 輸出比較模式的工作原理5.2.4 輸出比較模式的應(yīng)用舉例5.3 脈寬調(diào)制輸出工作模式5.3.1 脈寬調(diào)制模式相關(guān)的寄存器5.3.2 脈寬調(diào)制模式的電路結(jié)構(gòu)5.3.3 脈寬調(diào)制模式的工作原理5.3.4 脈定調(diào)制模式的應(yīng)用舉例5.4 兩個CCP模塊之間相互關(guān)系思考題與練習(xí)題第6章 模/數(shù)轉(zhuǎn)換器ADC6.1 背景知識6.1.1 ADC種類與特點6.1.2 ADC器件的工作原理6.2 PIC16F87X片內(nèi)ADC模塊6.2.1 ADC模塊相關(guān)的寄存器6.2.2 ADC模塊結(jié)構(gòu)和操作原理6.2.3 ADC模塊操作時間要求6.2.4 特殊情況下的A/D轉(zhuǎn)換6.2.5 ADC模塊的轉(zhuǎn)換精度和分辨率6.2.6 ADC模塊的內(nèi)部動作流程和傳遞函數(shù)6.2.7 ADC模塊的操作編程6.3 PIC16F87X片內(nèi)ADC模塊的應(yīng)用舉例思考題與練習(xí)題第7章 通用同步/異步收發(fā)器USART7.1 串行通信的基本概念7.1.1 串行通信的兩種基本方式7.1.2 串行通信中數(shù)據(jù)傳送方向7.1.3 串行通信中的控制方式7.1.4 串行通信中的碼型、編碼方式和幀結(jié)構(gòu)7.1.5 串行通信中的檢錯和糾錯方式7.1.6 串行通信組網(wǎng)方式7.1.7 串行通信接口電路和參數(shù)7.1.8 串行通信的傳輸速率7.2 PIC16F87X片內(nèi)通用同步/異步收發(fā)器USART模塊7.2.1 與USART模塊相關(guān)的寄存器7.2.2 USART波特率發(fā)生器BRG7.2.3 USART模塊的異步工作方式7.2.4 USART模塊的同步主控工作方式7.2.5 USART模塊的同步從動工作方式7.3 通用同步/異步收發(fā)器USART的應(yīng)用舉例思考題與練習(xí)題第8章 主控同步串行端口MSSP——SPI模式8.1 SPI接口的背景知識8.1.1 SPI接口信號描述8.1.2 基于SPI的系統(tǒng)構(gòu)成方式8.1.3 SPI接口工作原理8.1.4 兼容的MicroWire接口8.2 PIC16F87X的SPI接口8.2.1 SPI接口相關(guān)的寄存器8.2.2 SPI接口的結(jié)構(gòu)和操作原理8.2.3 SPI接口的主控方式8.2.4 SPI接口的從動方式8.3 SPI接口的應(yīng)用舉例思考題與練習(xí)題第9章 主控同步串行端口MSSP——I（平方）C模式9.1 I（平方）C總線的背景知識9.1.1 名詞術(shù)語9.1.2 I（平方）C總線的技術(shù)特點9.1.3 I（平方）C總線的基本工作原理9.1.4 I（平方）C總線信號時序分析9.1.5 信號傳送格式9.1.6 尋址約定9.1.7 技術(shù)參數(shù)9.1.8 I（平方）C器件與I（平方）C總線的接線方式9.1.9 相兼容的SMBus總線9.2 與I（平方）C總線相關(guān)的寄存器9.3 典型信號時序的產(chǎn)生方法9.3.1 波特率發(fā)生器9.3.2 啟動信號9.3.3 重啟動信號9.3.4 應(yīng)答信號9.3.5 停止信號9.4 被控器通信方式9.4.1 硬件結(jié)構(gòu)9.4.2 被主控器尋址9.4.3 被控器接收——被控接收器9.4.4 被控器發(fā)送——被控發(fā)送器9.4.5 廣播式尋址9.5 主控器通信方式9.5.1 硬件結(jié)構(gòu)9.5.2 主控器發(fā)送——主控發(fā)送器9.5.3 主控器接收——主控接收器9.6 多主通信方式下的總線沖突和總線仲裁9.6.1 發(fā)送和應(yīng)答過程中的總線沖突9.6.2 啟動過程中的總線沖突9.6.3 重啟動過程中的總線沖突9.6.4 停止過程中的總線沖突9.7 I（平方）C總線的應(yīng)用舉例思考題與練習(xí)題附錄A 包含文件P16F877.INC附錄B 新版宏匯編器MPASM偽指令總表參考文獻
上傳時間： 2013-12-14
上傳用戶：xiaoyuer
作為嵌入式系統(tǒng)主控單元——單片機，其軟件往往是一個微觀的實時操作系統(tǒng)，且大部分是為某種應(yīng)用而專門設(shè)計的。系統(tǒng)程序有實時過程控制或?qū)崟r信息處理的能力，要求能夠及時響應(yīng)隨機發(fā)生的外部事件并對該事件做出快速處理。而分時操作系統(tǒng)卻是把CPU的時間劃分成長短基本相同的時間區(qū)間，即“時間片”，通過操作系統(tǒng)的管理，把這些時間片依次輪流地分配給各個用戶使用。如果某個作業(yè)在時間片結(jié)束之前，整個任務(wù)還沒有完成，那么該作業(yè)就被暫停下來，放棄CPU，等待下一輪循環(huán)再繼續(xù)做。此時CPU又分配給另一個作業(yè)去使用。由于計算機的處理速度很快，只要時間片的間隔取得適當(dāng)，那么一個用戶作業(yè)從用完分配給它的一個時間片到獲得下一個CPU時間片，中間有所“停頓”；但用戶察覺不出來，好像整個系統(tǒng)全由它“獨占”似的。分時操作系統(tǒng)主要具有以下3個特點：① 多路性。用戶通過各自的終端，可以同時使用一個系統(tǒng)。② 及時性。用戶提出的各種要求，能在較短或可容忍的時間內(nèi)得到響應(yīng)和處理。③ 獨占性。在分時系統(tǒng)中，雖然允許多個用戶同時使用一個CPU，但用戶之間操作獨立，互不干涉。分時操作系統(tǒng)主要是針對小型機以上的計算機提出的。一般而言，微處理器（MPU）驅(qū)動的通用計算機，系統(tǒng)設(shè)計人員對每一臺的最終具體應(yīng)用都是不得而知的，因此，在價格允許的情況下，硬件設(shè)計務(wù)求CPU時鐘盡可能的快；計算及管理能力盡可能的強；程序和數(shù)據(jù)存儲器的容量盡可能的大；各種計算機外設(shè)的配接盡可能的詳盡等等，特別是采用分時操作系統(tǒng)的機器，因為是一機多用戶的管理系統(tǒng)，它的要求就更高了。相對而言，微控制器（MCU）俗稱單片機，是一個單片集成系統(tǒng)，它將這些或那些計算機所需的外設(shè)，諸如程序和數(shù)據(jù)存儲器、端口以及有關(guān)的子系統(tǒng)集成到一片芯片上。從硬件上，單片機系統(tǒng)與采用分時操作系統(tǒng)的計算機系統(tǒng)是無法比擬的。但是，在單片機系統(tǒng)的設(shè)計中，設(shè)計人員對其最終具體應(yīng)用是一清二楚的，它的使用環(huán)境相對是單一固定的。所控制的過程的可預(yù)見性為分時系統(tǒng)思想的實現(xiàn)提供了可能性。具體一點就是：雖然單片機的CPU速度較低，但其任務(wù)是可預(yù)見的，這樣作業(yè)調(diào)度將變得簡單而無須占用很多的CPU時間，同時“時間片”的設(shè)計是具體而有針對性的，因此可變得很有效。一、單片機分時系統(tǒng)的設(shè)計單片機系統(tǒng)往往是一個嵌入式的控制系統(tǒng)，因此目前絕大部分的單片機系統(tǒng)還是一實時系統(tǒng)。能夠真正體現(xiàn)分時系統(tǒng)的設(shè)計思想的往往是那些多路重復(fù)檢測控制系統(tǒng)。即便是在這些多路重復(fù)檢測控制系統(tǒng)中，它的實時性也是非常重要的。也就是說，在單片機系統(tǒng)中應(yīng)用了分時系統(tǒng)設(shè)計思想，但其及時性應(yīng)首先進行考慮。
標(biāo)簽： 分時操作系統(tǒng) 中的實現(xiàn) 單片機編程
上傳時間： 2013-12-23
上傳用戶：佳期如夢
摘要: 本文介紹了L ED 顯示屏常規(guī)型驅(qū)動電路的設(shè)計方式及其存在的缺陷, 提出了簡單的L ED 顯示屏恒流驅(qū)動方式及電路的實現(xiàn)。關(guān)鍵詞:L ED 顯示屏 動態(tài)掃描 驅(qū)動電路中圖分類號: TN 873+ . 93 文獻標(biāo)識碼:A 文章編號: 1005- 9490(2001) 03- 0252- 051 引 言 L ED 顯示屏是80 年代后期在全球迅速發(fā)展起來的新型信息顯示媒體, 它利用發(fā)光二極管構(gòu)成的點陣模塊或像素單元, 組成大面積顯示屏幕, 以其可靠性高、使用壽命、環(huán)境適應(yīng)能力強、性能價格比高、使用成本低等特點, 在信息顯示領(lǐng)域已經(jīng)得到了非常廣泛的應(yīng)用[ 1 ]。L ED 顯示屏主要包括發(fā)光二極管構(gòu)成的陣列、驅(qū)動電路、控制系統(tǒng)及傳輸接口和相應(yīng)的應(yīng)用軟件等, 其中驅(qū)動電路設(shè)計的好壞, 對L ED 顯示屏的顯示效果、制作成本及系統(tǒng)的運行性能起著很重要的作用。所以, 設(shè)計一種既能滿足控制驅(qū)動的要求, 同時使用器件少、成本低的控制驅(qū)動電路是很有必要的。本文就常規(guī)型驅(qū)動電路的設(shè)計作些分析并提出恒流驅(qū)動電路的設(shè)計方式。2 L ED 顯示屏常規(guī)驅(qū)動電路的設(shè)計 L ED 顯示屏驅(qū)動電路的設(shè)計, 與所用控制系統(tǒng)相配合, 通常分為動態(tài)掃描型驅(qū)動及靜態(tài)鎖存型驅(qū)動二大類。以下就動態(tài)掃描型驅(qū)動電路的設(shè)計為例為進行分析:動態(tài)掃描型驅(qū)動方式是指顯示屏上的4 行、8 行、16 行等n 行發(fā)光二極管共用一組列驅(qū)動寄存器, 通過行驅(qū)動管的分時工作, 使得每行L ED 的點亮?xí)r間占總時間的1ön , 只要每行的刷新速率大于50 Hz, 利用人眼的視覺暫留效應(yīng), 人們就可以看到一幅完整的文字或畫面[ 2 ]。常規(guī)型驅(qū)動電路的設(shè)計一般是用串入并出的通用集成電路芯片如74HC595 或MC14094 等作為列數(shù)據(jù)鎖存, 以8050 等小功率N PN 三極管為列驅(qū)動, 而以達(dá)林頓三極管如T IP127 等作為行掃描管, 其電路如圖1 所示。
標(biāo)簽： LED 顯示屏 恒流驅(qū)動 電路設(shè)計
上傳時間： 2014-02-19
上傳用戶：lingzhichao
單片機應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號耦合與傳輸機理 2.1 數(shù)字信號與電磁干擾18 2.1.1 數(shù)字信號的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計算27 2.2.2 導(dǎo)體電感量的計算29 2.2.3 導(dǎo)體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號傳輸過程中的畸變45 2.4.1 信號傳輸?shù)娜肷浠?5 2.4.2 信號傳輸?shù)姆瓷浠?6 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數(shù)字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設(shè)計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設(shè)計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計要點113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號線的選擇與敷設(shè)174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號噪聲常用硬件措施177 4.10.1 數(shù)字信號負(fù)傳輸方式178 4.10.2 提高數(shù)字信號的電壓等級178 4.10.3 數(shù)字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅(qū)動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設(shè)計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計191 5.2.1 總線驅(qū)動器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復(fù)位電路設(shè)計201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復(fù)位205 5.7 單片機系統(tǒng)的中斷保護問題205 5.7.1 80C51單片機的中斷機構(gòu)205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數(shù)據(jù)掉電保護207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護207 5.8.3 利用DS1210實現(xiàn)外RAM數(shù)據(jù)保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實現(xiàn)看門狗電路216 5.9.2 利用單片機片內(nèi)定時器實現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計 8.1 功率驅(qū)動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動接口438 8.2.2 繼電器—接觸器輸出驅(qū)動電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負(fù)載的接口電路441 8.2.6 單片機與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機對話單元配置與抗干擾設(shè)計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點458 9.3 LED的驅(qū)動方式459 9.3.1 采用限流電阻的驅(qū)動方式459 9.3.2 采用LM317的驅(qū)動方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅(qū)動器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術(shù)508 9.6.1 并行打印機標(biāo)準(zhǔn)接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設(shè)計510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關(guān)消除瞬態(tài)干擾設(shè)計方案564 第11章 印制電路板的抗干擾設(shè)計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點和應(yīng)用583 11.2 印制板布線設(shè)計基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計590 11.3.1 降低接地阻抗的設(shè)計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護與糾錯616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時間： 2013-10-20
上傳用戶：xdqm
為了減少電力電子裝置對電網(wǎng)引起的諧波污染,在變頻器接入電網(wǎng)之前加入PFC電路是一種趨勢。討論了基于TMS320LF2407的全數(shù)字控制的單相PFC電路的工作原理,并由此得到了主電路參數(shù)的選取原則;建立了單相Boost型數(shù)字PFC的小信號動態(tài)模型,并分析了基于該模型的數(shù)字控制設(shè)計方法,給出了設(shè)計軟件流程;最后搭建了一臺樣機,在實際電路中實現(xiàn)了數(shù)字控制的單相PFC,并得到了較好的實驗結(jié)果。
上傳時間： 2014-12-28
上傳用戶：zhangyi99104144
編碼器倍頻、鑒相電路在FPGA中的實現(xiàn)
標(biāo)簽： FPGA 編碼器 倍頻 中的實現(xiàn)
上傳時間： 2013-11-08
上傳用戶：38553903210
基于VHDL語言的多種分頻程序
上傳時間： 2013-10-27
上傳用戶：dongbaobao
頻譜分析儀的主要工作原理 接收到的中頻模擬信號經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號，首先對數(shù)字信號進行數(shù)字下變頻（DDC），得到I路、Q路信號，然后根據(jù)控制信號對I路、Q路信號進行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對I路、Q路信號分別進行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對信號進行加窗、FFT（對頻譜進行分析時進行FFT運算， 對功率譜進行分析時不進行FFT運算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時間： 2013-10-19
上傳用戶：幾何公差
Verilog_實現(xiàn)任意占空比、任意分頻的方法
上傳時間： 2013-11-07
上傳用戶：JasonC
利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法
標(biāo)簽： Verilog_HDL FPGA 分頻
上傳時間： 2013-10-18
上傳用戶：feitian920
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
