基于VHDL語(yǔ)言的多種分頻程序
資源簡(jiǎn)介：本文使用實(shí)例描述了在 FPGA/CPLD 上使用 VHDL 進(jìn)行分頻器設(shè) 計(jì)，包括偶數(shù)分頻、非 50％占空比和 50％占空比的奇數(shù)分頻、半整數(shù) （N+0.5）分頻、小數(shù)分頻、分?jǐn)?shù)分頻以及積分分頻。所有實(shí)現(xiàn)均可 通過(guò) Synplify Pro 或 FPGA 生產(chǎn)廠商的綜合器進(jìn)行綜合，形成可...
上傳時(shí)間： 2013-12-15
上傳用戶：從此走出陰霾
資源簡(jiǎn)介：基于VHDL的分頻器設(shè)計(jì)，這是源碼希望對(duì)大家有用。
上傳時(shí)間： 2014-01-25
上傳用戶：watch100
資源簡(jiǎn)介：基于VHDL的分頻器設(shè)計(jì)，分頻器在數(shù)字系統(tǒng)設(shè)計(jì)中應(yīng)用頻繁
上傳時(shí)間： 2017-03-31
上傳用戶：腳趾頭
資源簡(jiǎn)介：基于VHDL語(yǔ)言的多種分頻程序
上傳時(shí)間： 2013-10-27
上傳用戶：dongbaobao
資源簡(jiǎn)介：基于VHDL語(yǔ)言的多種分頻程序
上傳時(shí)間： 2013-11-02
上傳用戶：xjz632
資源簡(jiǎn)介：《分頻器設(shè)計(jì)》絕對(duì)好用的EDA實(shí)驗(yàn)程序！已經(jīng)通過(guò)測(cè)試。VHDL語(yǔ)言編寫(xiě)
上傳時(shí)間： 2013-11-29
上傳用戶：star_in_rain
資源簡(jiǎn)介：基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過(guò)了仿真(VHDL語(yǔ)言編寫(xiě))
上傳時(shí)間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：基于VHDL的數(shù)控分頻器設(shè)計(jì)的源代碼及仿真
上傳時(shí)間： 2016-02-11
上傳用戶：410805624
資源簡(jiǎn)介：數(shù)控分頻器的輸出信號(hào)頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計(jì),其設(shè)計(jì)過(guò)程和電路都比較復(fù)雜,且設(shè)計(jì)成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計(jì),整個(gè)過(guò)程簡(jiǎn)單、快捷,極易修改,可移植性強(qiáng)。他可利用 并行預(yù)置數(shù)的加法計(jì)數(shù)器和減法計(jì)數(shù)器實(shí)現(xiàn)...
上傳時(shí)間： 2014-11-29
上傳用戶：1051290259
資源簡(jiǎn)介：使用verilog編寫(xiě)分頻器，包括奇分頻和偶分頻，可以進(jìn)行任意奇偶分頻
上傳時(shí)間： 2016-01-23
上傳用戶：stvnash
資源簡(jiǎn)介：數(shù)控分頻器設(shè)計(jì):對(duì)于一個(gè)加法計(jì)數(shù)器，裝載不同的計(jì)數(shù)初始值時(shí)，會(huì)有不同頻率的溢出輸出信號(hào)。計(jì)數(shù)器溢出時(shí)，輸出‘1’電平，同時(shí)溢出時(shí)的‘1’電平反饋給計(jì)數(shù)器的輸入端作為裝載信號(hào)；否則輸出‘0’電平。
上傳時(shí)間： 2015-07-16
上傳用戶：wxhwjf
資源簡(jiǎn)介：好的分頻器設(shè)計(jì)程序，有三個(gè)，二分頻，八分頻隨便改，比較實(shí)用
上傳時(shí)間： 2016-07-15
上傳用戶：songyue1991
資源簡(jiǎn)介：利用數(shù)控分頻器設(shè)計(jì)硬件電子琴.硬件電子琴電路模塊設(shè)計(jì)
上傳時(shí)間： 2013-11-28
上傳用戶：Shaikh
資源簡(jiǎn)介：利用計(jì)數(shù)器和分頻器設(shè)計(jì)一個(gè)實(shí)時(shí)的時(shí)鐘。一共需要1個(gè)模24計(jì)數(shù)器、2個(gè)模6計(jì)數(shù)器、2個(gè)模10計(jì)數(shù)器、一個(gè)生成1Hz的分頻器和6個(gè)數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時(shí)（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。
上傳時(shí)間： 2014-12-20
上傳用戶：dbs012280
資源簡(jiǎn)介：分別用分頻比交錯(cuò)法及累加器分頻法完成非整數(shù)分頻器設(shè)計(jì)。
上傳時(shí)間： 2014-01-01
上傳用戶：shus521
資源簡(jiǎn)介：分頻器的設(shè)計(jì)，十分簡(jiǎn)單好用。入門(mén)用戶的好選擇，不容錯(cuò)過(guò)。
上傳時(shí)間： 2015-12-15
上傳用戶：519548978
資源簡(jiǎn)介：用verilog實(shí)現(xiàn)了奇數(shù)和偶數(shù)不同的分頻器設(shè)計(jì)
上傳時(shí)間： 2016-07-11
上傳用戶：jhjjh
資源簡(jiǎn)介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語(yǔ)言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
資源簡(jiǎn)介：分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先...
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡(jiǎn)介：本文主要介紹了50％占空比三分頻器的三種設(shè)計(jì)方法，并給出了圖形設(shè)計(jì)、VHDL設(shè)計(jì)、編譯結(jié)果和仿真結(jié)果。設(shè)計(jì)中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺(tái)上進(jìn)行。
上傳時(shí)間： 2014-01-25
上傳用戶：凌云御清風(fēng)
資源簡(jiǎn)介：任意整數(shù)分頻器的VHDL源程序,放心使用. 無(wú)版權(quán)問(wèn)題,歡迎copy.
上傳時(shí)間： 2016-01-28
上傳用戶：372825274
資源簡(jiǎn)介：EDA常用計(jì)數(shù)函數(shù)VHDL程序設(shè)計(jì),基于VHDL的交通燈設(shè)計(jì)實(shí)例&分頻器
上傳時(shí)間： 2013-12-23
上傳用戶：yyq123456789
資源簡(jiǎn)介：一個(gè)可實(shí)現(xiàn)多倍（次）分頻器VHDL源代碼設(shè)計(jì)
上傳時(shí)間： 2014-01-27
上傳用戶：2467478207
資源簡(jiǎn)介：VHDL程序來(lái)讓蜂鳴器發(fā)出音樂(lè)的聲音 這種電路設(shè)計(jì)要分好幾個(gè)模塊 主要思路是用ROM記錄樂(lè)譜 然后用分頻器分頻 還有就是用計(jì)數(shù)器讀取樂(lè)譜 另外還可以擴(kuò)展 使其顯示音符 這是一個(gè)做好了的 就是ROM沒(méi)填譜
上傳時(shí)間： 2017-08-03
上傳用戶：ruan2570406
資源簡(jiǎn)介：這是用VHDL語(yǔ)言寫(xiě)的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。
上傳時(shí)間： 2015-05-11
上傳用戶：chenlong
資源簡(jiǎn)介：基于VHDL語(yǔ)言描述的一個(gè)分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。
上傳時(shí)間： 2013-12-31
上傳用戶：集美慧
資源簡(jiǎn)介：VHDL分頻器，利用分頻比較錯(cuò)法，要實(shí)現(xiàn)K=324/28=8.3571428571...的分頻周期為28，18個(gè)8分頻和10個(gè)9分頻循環(huán)，所以設(shè)一個(gè)０到２7的循環(huán)計(jì)數(shù)器，每當(dāng)1、4、7、10、13、16、19、22、27時(shí)進(jìn)行9分頻，其他時(shí)為8分頻；為使占空比盡量接近50％，需要在每一個(gè)8或9分頻...
上傳時(shí)間： 2013-11-29
上傳用戶：1079836864
資源簡(jiǎn)介：介紹了各種分頻器的設(shè)計(jì)，VHDL描述。包括偶數(shù)分頻器，奇數(shù)分頻器，辦整數(shù)分頻器
上傳時(shí)間： 2017-05-18
上傳用戶：haohaoxuexi
資源簡(jiǎn)介：基于Quartus II的數(shù)控分頻器的項(xiàng)目設(shè)計(jì)，實(shí)現(xiàn)對(duì)時(shí)鐘信號(hào)的任意進(jìn)制分頻，包含了項(xiàng)目文件和VHDL源代碼
上傳時(shí)間： 2017-07-18
上傳用戶：yangbo69
資源簡(jiǎn)介：分頻器 FPGＡ程序設(shè)計(jì) 二分頻 對(duì)硬件設(shè)計(jì)有很大用處\r\n
上傳時(shí)間： 2013-08-31
上傳用戶：lhc9102
