該文針對汽輪發電機定子在空冷及蒸發冷卻條件下的溫度分布進行了仿真計算和實驗研究.在仿真方面，對仿真的數值分析方法進行了研究，建立了三維熱傳導模型，分析討論了溫度場計算過程中邊界條件的計算和設置.對三種不同絕緣結構的定子試件，在不同的工況下，進行了溫度場仿真計算.在空冷條件下，進行了三維溫度場仿真，得到了多組曲線，獲得了不同電流密度、不同絕緣結構、不同風速情況下，定子鐵芯和繞組絕緣表面的溫度分布.在蒸發冷卻條件下，對定子進行了二維溫度場的仿真計算，并分析了冷卻介質F-113的不同液位高度對定子溫度分布的影響.在實驗方面，建立了不銹鋼套筒模型，在空冷條件下，測得了不同風速時定子表面的溫升數據，分析了風速、絕緣厚度、以及電流密度對定子溫度場的影響.在蒸發冷卻條件下，測得了定子的溫度分布，并與空冷的數據進行了對比，可以看出在大電流密度條件下，蒸發冷卻技術冷卻效果的優勢非常明顯.通過該文的研究，更直接地了解了在空冷和蒸發冷卻兩種冷卻方式下，定子的溫度分布情況.在工程應用中，可作為選擇電機冷卻方式的參考.
上傳時間： 2013-04-24
上傳用戶：3233
在Quartus II 9.0環境下編寫的VHDL代碼，實現二分頻、三分頻、四分頻功能。
上傳時間： 2013-04-24
上傳用戶：哈哈hah
整數倍分頻，有多種分頻方式（包括1倍分頻、奇偶數分頻）
上傳時間： 2013-06-12
上傳用戶：ruan2570406
變分水平集用于圖像分割，效果好，但是速度有點慢 源碼及論文
上傳時間： 2013-06-30
上傳用戶：無聊來刷下
該文為WCDMA系統功率控制環路與閉環發射分集算法FPGA實現研究.主要內容包括功率控制算法與閉環發射分集算法的分析與討論,在分析討論的基礎上進行了FPGA實現方案的設計以及系統的實現.另外在文中還介紹了可編程器件方面的常識、FPGA的設計流程以及同步電路設計方面的有關技術.
上傳時間： 2013-05-18
上傳用戶：shinnsiaolin
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術，采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中，我們綜合考慮了系統性能要求，功能實現復雜度與系統資源利用率，選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間： 2013-06-27
上傳用戶：fzy309228829
差分跳頻(DFH)是集跳頻圖案、信息調制與解調于一體，是一個全面基于數字信號處理的全新概念的通信系統，其技術體制和原理與常規跳頻完全不同，較好地解決了數據速率和跟蹤干擾等問題，代表了當前短波通信的一個重要發展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統，并獲得了成功，但我國對該體制和技術的研究還處于初始階段，目前還不太成熟，離實際應用還有一段距離。 本文主要基于FPGA芯片的基礎上對差分跳頻進行了研究，用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構成的DSP系統非常易于修改、測試及硬件升級。而且設計中盡量采用軟件無線電體系結構，減少模擬環節，把數字化處理盡量靠近天線，從而建立一個通用、標準、模塊化的硬件平臺，用軟件編程來實現差分跳頻的各種功能，從基于硬件的設計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現的最佳參數及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設計。最后根據設計方案制作基于FPGA的電路板。 設計中跳頻圖案、直接數字頻率合成器、頻率識別、位同步、跳頻圖案恢復、線性調頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
【免費分享】電子設計1000例，不要分。。。
上傳時間： 2013-06-10
上傳用戶：moshushi0009
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
電子三分頻功放使用的喇叭保護電路,電子三分頻功放使用的喇叭保護電路.電子三分頻功放使用的喇叭保護電路;
上傳時間： 2013-06-18
上傳用戶：wang5829
