亚洲人高潮女人毛茸茸,久久国产精品偷,日韩福利视频一区

分體空調(diào)(diào)

空冷及蒸發(fā)冷卻條件下電機定子溫度場研究

該文針對汽輪發(fā)電機定子在空冷及蒸發(fā)冷卻條件下的溫度分布進行了仿真計算和實驗研究.在仿真方面，對仿真的數(shù)值分析方法進行了研究，建立了三維熱傳導(dǎo)模型，分析討論了溫度場計算過程中邊界條件的計算和設(shè)置.對三種不同絕緣結(jié)構(gòu)的定子試件，在不同的工況下，進行了溫度場仿真計算.在空冷條件下，進行了三維溫度場仿真，得到了多組曲線，獲得了不同電流密度、不同絕緣結(jié)構(gòu)、不同風(fēng)速情況下，定子鐵芯和繞組絕緣表面的溫度分布.在蒸發(fā)冷卻條件下，對定子進行了二維溫度場的仿真計算，并分析了冷卻介質(zhì)F-113的不同液位高度對定子溫度分布的影響.在實驗方面，建立了不銹鋼套筒模型，在空冷條件下，測得了不同風(fēng)速時定子表面的溫升數(shù)據(jù)，分析了風(fēng)速、絕緣厚度、以及電流密度對定子溫度場的影響.在蒸發(fā)冷卻條件下，測得了定子的溫度分布，并與空冷的數(shù)據(jù)進行了對比，可以看出在大電流密度條件下，蒸發(fā)冷卻技術(shù)冷卻效果的優(yōu)勢非常明顯.通過該文的研究，更直接地了解了在空冷和蒸發(fā)冷卻兩種冷卻方式下，定子的溫度分布情況.在工程應(yīng)用中，可作為選擇電機冷卻方式的參考.

標(biāo)簽： 冷卻條件下電機定子溫度場

上傳時間： 2013-04-24

上傳用戶：3233
用VHDL編寫的實現(xiàn)二、三、四分頻

在Quartus II 9.0環(huán)境下編寫的VHDL代碼，實現(xiàn)二分頻、三分頻、四分頻功能。

標(biāo)簽： VHDL 編寫分頻

上傳時間： 2013-04-24

上傳用戶：哈哈hah
整數(shù)倍分頻

整數(shù)倍分頻，有多種分頻方式（包括1倍分頻、奇偶數(shù)分頻）

標(biāo)簽： 整數(shù) 分頻

上傳時間： 2013-06-12

上傳用戶：ruan2570406
很好的變分水平集論文及代碼

變分水平集用于圖像分割，效果好，但是速度有點慢源碼及論文

標(biāo)簽： 分代碼水平集論文

上傳時間： 2013-06-30

上傳用戶：無聊來刷下
WCDMA系統(tǒng)功率控制與發(fā)射分集算法FPGA實現(xiàn)研究

該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進行了FPGA實現(xiàn)方案的設(shè)計以及系統(tǒng)的實現(xiàn).另外在文中還介紹了可編程器件方面的常識、FPGA的設(shè)計流程以及同步電路設(shè)計方面的有關(guān)技術(shù).

標(biāo)簽： WCDMA FPGA 功率控制

上傳時間： 2013-05-18

上傳用戶：shinnsiaolin
基于FPGA的多路碼分復(fù)用通信系統(tǒng)實現(xiàn)

第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴頻方式實現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中，我們綜合考慮了系統(tǒng)性能要求，功能實現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機制、導(dǎo)頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進意見。

標(biāo)簽： FPGA 多路分通信系統(tǒng)

上傳時間： 2013-06-27

上傳用戶：fzy309228829
短波差分跳頻通信系統(tǒng)的研究

差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實際應(yīng)用還有一段距離。本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標(biāo)準(zhǔn)、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計方法中解放出來。本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設(shè)計。最后根據(jù)設(shè)計方案制作基于FPGA的電路板。設(shè)計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設(shè)計，以便能夠在所有廠家的FPGA芯片中移植。

標(biāo)簽： 短波差分跳頻通信

上傳時間： 2013-07-22

上傳用戶：yezhihao
【免費分享】電子設(shè)計1000例，不要分

【免費分享】電子設(shè)計1000例，不要分。。。

標(biāo)簽： 1000 分電子設(shè)計

上傳時間： 2013-06-10

上傳用戶：moshushi0009
應(yīng)用于十萬門FPGA的全數(shù)字鎖相環(huán)設(shè)計

在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時鐘延時問題主要使用時鐘延時補償電路。為了消除FPGA芯片內(nèi)的時鐘延時，減小時鐘偏差，本文設(shè)計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進為數(shù)字方式實現(xiàn)的時鐘延遲測量電路，和延時補償調(diào)整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。在Smic0.18um工藝下，設(shè)計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設(shè)計，實現(xiàn)可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調(diào)節(jié)電路的設(shè)計，實現(xiàn)可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設(shè)計，實現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。

標(biāo)簽： FPGA 應(yīng)用于全數(shù)字鎖相環(huán)

上傳時間： 2013-07-06

上傳用戶：LouieWu
電子三分頻功放

電子三分頻功放使用的喇叭保護電路,電子三分頻功放使用的喇叭保護電路.電子三分頻功放使用的喇叭保護電路;

標(biāo)簽： 電子三分頻

上傳時間： 2013-06-18

上傳用戶：wang5829