亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

利用WinDriver實(shí)現(xiàn)鏈?zhǔn)紻MA

PCI Express 協(xié)議由于其高速串行、系統(tǒng)拓?fù)浜唵蔚忍攸c(diǎn)被廣泛用于各種領(lǐng)域。Altera公司的Arria II GX FPGA內(nèi)集成了支持鏈?zhǔn)紻MA傳輸功能的PCI Express硬核，適應(yīng)了PCI Express總線高速度的要求。文中利用Jungo公司的WinDriver軟件實(shí)現(xiàn)了鏈?zhǔn)紻MA的上層應(yīng)用設(shè)計(jì)。首先給出了鏈?zhǔn)紻MA實(shí)現(xiàn)的基本過程，接著分析了鏈?zhǔn)紻MA數(shù)據(jù)傳輸需要處理的幾個問題，給出了相應(yīng)的解決辦法和策略。采用這些方法，保證了DAM數(shù)據(jù)傳輸?shù)恼_性，簡化了底層FPGA應(yīng)用邏輯的設(shè)計(jì)。

標(biāo)簽： WinDriver DMA 上傳時間： 2013-11-20

基于FPGA的多功能LCD顯示控制器設(shè)計(jì)

通過對LCD1602/LCD12864顯示模塊控制時序和指令集的對比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)．所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．

標(biāo)簽： FPGA LCD 多功能 顯示控制器

上傳時間： 2014-06-23

上傳用戶：hasan2015

基于FPGA的鋼絲繩漏磁無損檢測系統(tǒng)設(shè)計(jì)

提出一種以現(xiàn)場可編程門陣列（FPGA）為硬件核心的鋼絲繩漏磁無損檢測系統(tǒng)設(shè)計(jì)方案，設(shè)計(jì)了外圍電路并對嵌入式IP軟核進(jìn)行了配置，利用C語言和VHDL硬件描述語言編寫了檢測系統(tǒng)軟件程序。實(shí)驗(yàn)表明該系統(tǒng)具有功耗低、運(yùn)算能力強(qiáng)、精度高、便于攜帶等優(yōu)點(diǎn)。

標(biāo)簽： FPGA 漏磁 無損檢測 系統(tǒng)設(shè)計(jì)

上傳時間： 2013-11-17

上傳用戶：taozhengxin

基于FPGA的多功能頻率計(jì)的設(shè)計(jì)

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進(jìn)行編程，設(shè)計(jì)了以MC8051 IP Core為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實(shí)現(xiàn)了頻率的自動測量，測量范圍為0.1Hz~50MHz，測量誤差0.01%。并實(shí)現(xiàn)測頻率、周期、占空比等功能。  

標(biāo)簽： FPGA 多功能 頻率計(jì)

上傳時間： 2013-10-14

上傳用戶：1214209695

基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

標(biāo)簽： FPGA GPIB 接口 IP核

上傳時間： 2013-11-04

上傳用戶：bensonlly

ISE新建工程及使用IP核步驟詳解

ISE新建工程及使用IP核步驟詳解

標(biāo)簽： ISE IP核 工程

上傳時間： 2013-11-18

上傳用戶：peterli123456

利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法

利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法

標(biāo)簽： Verilog_HDL FPGA 分頻

上傳時間： 2013-10-18

上傳用戶：feitian920

基于FPGA的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的設(shè)計(jì)

介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡單、快速、高效和實(shí)時性好等特點(diǎn)。

標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)

上傳時間： 2013-10-13

上傳用戶：Aeray

wp379 AXI4即插即用IP

In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

標(biāo)簽： AXI4 379 wp 即插即用

上傳時間： 2013-11-15

上傳用戶：lyy1234

一種線性卷積實(shí)時實(shí)現(xiàn)方案

建了一個基于Altera 的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時鐘下,數(shù)據(jù)吞吐率可達(dá)100 Ms/s。

標(biāo)簽： 線性卷積 實(shí)現(xiàn)方案

上傳時間： 2013-10-15

上傳用戶：1184599859