基于CSMC的0.5 μmCMOS工藝，設(shè)計了一個高增益、低功耗、恒跨導(dǎo)軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結(jié)構(gòu)作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態(tài)功耗僅為0.206 mW，驅(qū)動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
NI MultiSIM 10(V10.0.144)電子仿真軟件漢化文件
上傳時間： 2013-10-19
上傳用戶：saharawalker
先進的系統(tǒng)架構(gòu)和集成電路設(shè)計技術(shù)，使得模數(shù)轉(zhuǎn)換器 (ADC) 制造商得以開發(fā)出更高速率和分辨率，更低功耗的產(chǎn)品。這樣，當設(shè)計下一代的系統(tǒng)時，ADC設(shè)計人員已經(jīng)簡化了很多系統(tǒng)平臺的開發(fā)。例如，同時提高ADC采樣率和分辨率可簡化多載波、多標準軟件無線電系統(tǒng)的設(shè)計。這些軟件無線電系統(tǒng)需要具有數(shù)字采樣非常寬頻范圍，高動態(tài)范圍的信號的能力，以同步接收遠、近端發(fā)射機的多種調(diào)制方式的高頻信號。同樣，先進的雷達系統(tǒng)也需要提高ADC采樣率和分辨率，以改善靈敏度和精度。在滿足了很多應(yīng)用的具體需求，ADC的主要性能有了很大的提高的同時，ADC的功耗也有數(shù)量級的下降，進一步簡化了系統(tǒng)散熱設(shè)計和更小尺寸產(chǎn)品的設(shè)計。
標簽： FemtoCharge ADC 高分辨率 低功耗
上傳時間： 2013-10-22
上傳用戶：meiguiweishi
TLV5616 12 位 3微秒 DAC 串行輸入可編程設(shè)置時間 功耗
上傳時間： 2013-11-02
上傳用戶：xinyuzhiqiwuwu
1、半導(dǎo)體材料制作電子器件與傳統(tǒng)的真空電子器件相比有什么特點? 答：頻率特性好、體積小、功耗小，便于電路的集成化產(chǎn)品的袖珍化，此外在堅固抗震可靠等方面也特別突出；但是在失真度和穩(wěn)定性等方面不及真空器件。 2、什么是本征半導(dǎo)體和雜質(zhì)半導(dǎo)體？ 答：純凈的半導(dǎo)體就是本征半導(dǎo)體，在元素周期表中它們一般都是中價元素。在本征半導(dǎo)體中按極小的比例摻入高一價或低一價的雜質(zhì)元素之后便獲得雜質(zhì)半導(dǎo)體。
上傳時間： 2014-12-23
上傳用戶：lilei900512
提出了一種應(yīng)用于CSTN-LCD系統(tǒng)中低功耗、高轉(zhuǎn)換速率的跟隨器的實現(xiàn)方案。基于GSMC±9V的0.18 μm CMOS高壓工藝SPICE模型的仿真結(jié)果表明，在典型的轉(zhuǎn)角下，打開2個輔助模塊時，靜態(tài)功耗約為35 μA；關(guān)掉輔助模塊時，主放大器的靜態(tài)功耗為24 μA。有外接1 μF的大電容時，屏幕上的充放電時間為10 μs；沒有外接1μF的大電容時，屏幕上的充放電時間為13μs。驗證表明，該跟隨器能滿足CSTN-LCD系統(tǒng)低功耗、高轉(zhuǎn)換速率性能要求。
上傳時間： 2013-11-18
上傳用戶：kxyw404582151
這個文件只是漢化了PROTEL99SE的菜單文件帶英文的，比較適合初學者，把它解壓放在系統(tǒng)盤WINDOWS目錄下，注意要先關(guān)掉PROTEL99SE軟件，再覆蓋掉原文件，網(wǎng)上也有很多漢化菜單的文件，但功能都不齊全，這個是本人自己修改過來的，包括板層設(shè)置，材料清單等功能都很齊全，和大家分享！
上傳時間： 2013-12-18
上傳用戶：aa17807091
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設(shè)計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-10-23
上傳用戶：lalalal
Multisim_11.0詳細的_安裝+漢化+破解_全過程
上傳時間： 2013-10-29
上傳用戶：gxmm
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導(dǎo)體器件廠商，具有良好的標準化和兼容性，適合于學術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優(yōu)化設(shè)計，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動態(tài)調(diào)試，縮短開發(fā)周期；缺點是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計輸入進行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進行布局和布線。為了優(yōu)化結(jié)果，在進行較復(fù)雜的設(shè)計時，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計，一般需要使用這些專業(yè)的仿真軟件。因為同樣的設(shè)計輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進行仿真和綜合。 如果設(shè)計的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發(fā)環(huán)境中完成整個設(shè)計流程。如果要進行復(fù)雜系統(tǒng)的設(shè)計，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
