污污影院在线观看,3atv一区二区三区,久久久www免费人成精品

功能仿真

功能仿真又稱為前仿真（Pre-layoutSimulation），主要目的是確定一個設計是否實現了預定的功能（或者說設計意圖），是證明設計功能正確性的過程。

本實驗教程選用Xilinx公司的產品X9572

本實驗教程選用Xilinx公司的產品X9572，與之配套的開發軟件為ISE4.1i，可進行原理圖的輸入和VHDL硬件描述語言的輸入，并且可利用Modelsim進行功能仿真和時序仿真。

標簽： Xilinx X9572 實驗教程

上傳時間： 2013-08-18

上傳用戶：sjyy1001
EDA系統軟件ispDesignExpert System 環境下進行數字系統設計

本設計的基本要求是以復雜可編程邏輯器件CPLD為基礎，通過在EDA系統軟件ispDesignExpert System 環境下進行數字系統設計，熟練掌握該環境下的功能仿真，時間仿真，管腳鎖定和芯片下載。本系統基本上比較全面的模擬了計數式數字頻率計，廣泛應用于工業、民用等各個領域，具有一定的開發價值。

標簽： ispDesignExpert System EDA 系統軟件

上傳時間： 2013-09-05

上傳用戶：文993
一種簡單可靠離散量信號電路的設計和實現

基于目前航空電子設備離散量輸入/輸出電路實現復雜，分立器件多，高低溫下參數不一致等現象，通過對比分析典型離散量電路，提出了一種簡單、高可靠性的離散量信號電路設計，同時由于典型離散量輸出電路故障率較高，提出了一種離散量輸出信號的過流保護電路設計思路，采用電路仿真軟件Multisim進行了功能仿真、容差分析，在實際工程應用中各項實驗結果證明，該電路滿足實際使用要求，具有很高的穩定性和可靠性。

標簽： 離散量信號電路

上傳時間： 2014-01-18

上傳用戶：kz_zank
可編輯程邏輯及IC開發領域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程?！肮び破涫?，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。

標簽： EDA 編輯邏輯

上傳時間： 2013-11-19

上傳用戶：wxqman
基于Avalon總線的8051MCU IP核的設計

設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發板上完成了硬件驗證。

標簽： Avalon 8051 MCU 總線

上傳時間： 2013-11-02

上傳用戶：gundan
怎樣寫testbench-xilinx

怎樣寫testbench-xilinx 在ISE 環境中，當前資源操作窗顯示了資源管理窗口中選中的資源文件能進行的相關操作。在資源管理窗口選中了 testbench 文件后，在當前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真）。如

標簽： testbench-xilinx

上傳時間： 2013-11-14

上傳用戶：467368609
ISE 4.1i 快速入門

本教程主要是向 ISE 的初學者描述和演示, 在 XILINX 的 ISE 集成軟件環境中如何用 VHDL 和原理圖的方式進行設計輸入如何用 ModelSim 仿真工具對設計進行功能仿真和時序仿真如何實現設計

標簽： ISE 4.1 快速入門

上傳時間： 2013-11-06

上傳用戶：qzhcao
Altera Modelsim學習筆記

　　我近期計劃陸續整理出以下幾個方面的學習筆記：初學 ModelSimSE 時被迷糊了幾天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真庫的詳細步驟；用 ModelSimSE 進行功能仿真和時序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的幾個命令及 DO文件的學習筆記；近來學到的幾招 TestBench 的技巧

標簽： Modelsim Altera

上傳時間： 2013-11-05

上傳用戶：lou45566
ISE 4.1i 快速入門

本教程主要是向 ISE 的初學者描述和演示, 在 XILINX 的 ISE 集成軟件環境中如何用 VHDL 和原理圖的方式進行設計輸入如何用 ModelSim 仿真工具對設計進行功能仿真和時序仿真如何實現設計

標簽： ISE 4.1 快速入門

上傳時間： 2013-10-12

上傳用戶：gxrui1991
Xilinx FPGA集成電路的動態老化試驗

　　3 FPGA設計流程　　完整的FPGA 設計流程包括邏輯電路設計輸入、功能仿真、綜合及時序分析、實現、加載配置、調試。FPGA 配置就是將特定的應用程序設計按FPGA設計流程轉化為數據位流加載到FPGA 的內部存儲器中，實現特定邏輯功能的過程。由于FPGA 電路的內部存儲器都是基于RAM 工藝的，所以當FPGA電路電源掉電后，內部存儲器中已加載的位流數據將隨之丟失。所以，通常將設計完成的FPGA 位流數據存于外部存儲器中，每次上電自動進行FPGA電路配置加載。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100電路為例，FPGA的配置模式有四種方案可選擇：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通過芯片上的一組專/ 復用引腳信號完成的，主要配置功能信號如下：　　(1)M0、M1、M2：下載配置模式選擇; 　　(2)CLK：配置時鐘信號; 　　(3)DONE：顯示配置狀態、控制器件啟動;

標簽： Xilinx FPGA 集成電路動態老化

上傳時間： 2013-11-18

上傳用戶：oojj