五月国产精品,欧美一区二区三区久久精品茉莉花 ,久久精品99国产精品日本

功能仿真

功能仿真又稱為前仿真（Pre-layoutSimulation），主要目的是確定一個(gè)設(shè)計(jì)是否實(shí)現(xiàn)了預(yù)定的功能（或者說設(shè)計(jì)意圖），是證明設(shè)計(jì)功能正確性的過程。

可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級(jí)的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來完成設(shè)計(jì)流程。

標(biāo)簽： EDA 編輯邏輯

上傳時(shí)間： 2013-10-11

上傳用戶：1079836864
通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì)

通用陣列邏輯GAL實(shí)現(xiàn)基本門電路的設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計(jì)原則和一般格式； 3.學(xué)會(huì)使用VHDL語言進(jìn)行可編程邏輯器件的邏輯設(shè)計(jì)； 4.掌握通用陣列邏輯GAL的編程、下載、驗(yàn)證功能的全部過程。二、實(shí)驗(yàn)原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對(duì)其編程寫入后，才能使GAL芯片具有預(yù)期的邏輯功能。GAL22V10有10個(gè)I/O口、12個(gè)輸入口、10個(gè)寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術(shù)結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標(biāo)準(zhǔn)28腳PLCC封裝。ispGAl22V10的傳輸時(shí)延低于7.5ns，系統(tǒng)速度高達(dá)100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個(gè)輸出單元平均能夠容納12個(gè)乘積項(xiàng)，最多的單元可達(dá)16個(gè)乘積項(xiàng)，因而更為適用大型狀態(tài)機(jī)、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測(cè)量?jī)x器等領(lǐng)域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。另外，采用ispGAL22V10來實(shí)現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實(shí)現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個(gè)在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時(shí)鐘(SCLK)。這四個(gè)ISP控制信號(hào)巧妙地利用28腳PLCC封裝GAL22V10的四個(gè)空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件用VHDL語言編寫的源程序，是不能直接對(duì)芯片編程下載的，必須經(jīng)過計(jì)算機(jī)軟件對(duì)其進(jìn)行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡(jiǎn)稱為JED文件)。通過相應(yīng)的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡(jiǎn)介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個(gè)簡(jiǎn)單而有力的工具。

標(biāo)簽： GAL 陣列邏輯門電路

上傳時(shí)間： 2013-11-17

上傳用戶：看到了沒有
Altera Modelsim學(xué)習(xí)筆記

　　我近期計(jì)劃陸續(xù)整理出以下幾個(gè)方面的學(xué)習(xí)筆記：初學(xué) ModelSimSE 時(shí)被迷糊了幾天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真庫的詳細(xì)步驟；用 ModelSimSE 進(jìn)行功能仿真和時(shí)序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的幾個(gè)命令及 DO文件的學(xué)習(xí)筆記；近來學(xué)到的幾招 TestBench 的技巧

標(biāo)簽： Modelsim Altera

上傳時(shí)間： 2013-10-13

上傳用戶：18602424091
本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)

本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用等各個(gè)領(lǐng)域，具有一定的開發(fā)價(jià)值。

標(biāo)簽： CPLD 可編程邏輯器件

上傳時(shí)間： 2015-01-11

上傳用戶：王慶才
VCS下編譯通過的PLI的實(shí)例

VCS下編譯通過的PLI的實(shí)例，包括功能仿真，和可綜合代碼

標(biāo)簽： VCS PLI 下編譯

上傳時(shí)間： 2014-12-03

上傳用戶：qw12
MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo) 準(zhǔn)

MIL-STD一1553B是一種集中控制式、時(shí)分指令/響應(yīng)型多路串行數(shù)據(jù)總線標(biāo) 準(zhǔn)，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機(jī)載系統(tǒng)設(shè)備互聯(lián)的最有效的解決方案，廣泛的應(yīng)用于飛機(jī)、艦船、坦克等武器平臺(tái)上，并且越來越多的應(yīng)用到民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。在對(duì)M幾STD一1553B數(shù)據(jù)總線協(xié)議進(jìn)行研究后，參考國外一些芯片的功能結(jié) 構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計(jì)方案。在介紹了總線控制器BC、遠(yuǎn)程終端RT的結(jié)構(gòu)和功能后，給出了基于FPGA的BC、 RT的具體模塊設(shè)計(jì)，通過工作方式選擇可以配置接口工作在哪種終端模式。每個(gè) 終端的設(shè)計(jì)都給出了詳細(xì)的邏輯結(jié)構(gòu)、設(shè)計(jì)流程和功能仿真結(jié)果分析，最后通過 EDA工具的優(yōu)化及綜合后，在XIL刀呵X巧rtex一4上得以實(shí)現(xiàn)。通過在標(biāo)準(zhǔn)1553B接口板和本設(shè)計(jì)實(shí)驗(yàn)板對(duì)接搭建的測(cè)試環(huán)境中進(jìn)行各項(xiàng)功能測(cè)試，表明此設(shè)計(jì)可以在BC胭汀兩種模式下工作，能處理多種消息格式并且具有較強(qiáng)的檢錯(cuò)能力，能應(yīng)付總線上傳輸?shù)母鞣N消息格式，驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。

標(biāo)簽： MIL-STD 1553B 集中控制時(shí)分

上傳時(shí)間： 2014-01-04

上傳用戶：www240697738
本程序?qū)θ绾问褂胊ltera系列芯片片上ram進(jìn)行實(shí)例演示

本程序?qū)θ绾问褂胊ltera系列芯片片上ram進(jìn)行實(shí)例演示，采用Verilog HDL語言編寫，并使用modelsim與quartus聯(lián)合進(jìn)行功能仿真。本原碼是紅色邏輯開發(fā)板的試驗(yàn)程序，值得一看。

標(biāo)簽： altera ram 程序如何使用

上傳時(shí)間： 2016-01-17

上傳用戶：鳳臨西北
本系統(tǒng)使用VHDL語言進(jìn)行設(shè)計(jì)

本系統(tǒng)使用VHDL語言進(jìn)行設(shè)計(jì)，采用自上向下的設(shè)計(jì)方法。目標(biāo)器件選用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 進(jìn)行VHDL程序的編譯與綜合，然后用Modelsim Xilinx Edition 6.1進(jìn)行功能仿真和時(shí)序仿真。

標(biāo)簽： VHDL 語言

上傳時(shí)間： 2016-01-21

上傳用戶：541657925
本文主要描述了如何在QUARTUSII中輸入程序文件

本文主要描述了如何在QUARTUSII中輸入程序文件，生成網(wǎng)表及標(biāo)準(zhǔn)延時(shí)文件，然后通過MODELSIM進(jìn)行功能仿真與后仿真的過程，主要為圖解，含全部代碼及仿真波形。

標(biāo)簽： QUARTUSII 輸入程序

上傳時(shí)間： 2016-01-27

上傳用戶：xg262122
包括了4*4鍵盤程序及數(shù)碼管顯示程序

包括了4*4鍵盤程序及數(shù)碼管顯示程序，并且通過proteus功能仿真

標(biāo)簽： 鍵盤程序數(shù)碼管顯示程序

上傳時(shí)間： 2016-06-19

上傳用戶：xlcky

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频