寫一個(gè)程式將n個(gè)整數(shù)相加, 輸入檔的第一行是一個(gè)整數(shù)n, 接著n行每一行是一個(gè)整數(shù), 你的程式要將這些整數(shù)相加並將結(jié)果輸出, 其中每個(gè)整數(shù)為不超過(guò)50位數(shù)的十進(jìn)位數(shù)字
標(biāo)簽： 程式
上傳時(shí)間： 2015-05-03
上傳用戶：佳期如夢(mèng)
此為AT29C010A的51單片機(jī)讀寫代碼 電路中AT29C010A擴(kuò)展地址為用138加373用常規(guī)方式進(jìn)行擴(kuò)展。
標(biāo)簽： 010A C010 010 29C
上傳用戶：ls530720646
6個(gè)書加一個(gè)源代碼。這個(gè)是網(wǎng)上最全的版本了。www.programsalon.com內(nèi)搜索其他人也有本書，但是有的只是一個(gè)目錄或者一部分。因?yàn)?個(gè)一起113M所以還是不打成一個(gè)包了。分開下載把，各取所需的下載。
標(biāo)簽： programsalon www com 源代碼
上傳時(shí)間： 2015-05-04
上傳用戶：songyue1991
6個(gè)書加一個(gè)源代碼。這個(gè)是網(wǎng)上最全的版本了。www.programsalon.com內(nèi)搜索其他人也有本書，但是有的只是一個(gè)目錄或者一部分。
上傳用戶：youth25
上傳時(shí)間： 2014-02-17
上傳用戶：xmsmh
上傳用戶：vodssv
上傳用戶：jkhjkh1982
上傳用戶：xinyuzhiqiwuwu
11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。
標(biāo)簽： Verilog HDL 11 13
上傳時(shí)間： 2013-12-28
上傳用戶：ouyangtongze
用8031加載ALtera的FPGA，也可用于Xilinx的FPGA的加載
標(biāo)簽： ALtera 8031 FPGA
上傳時(shí)間： 2014-12-08
上傳用戶：klin3139
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
