經典IC設計電子書培訓教程-數字IC系統設計1102頁1.1 IC系統組成概述 IC系統是什么？ 對這個問題， 算法設計工程師、 架 構設計工程師、 電路設計工程師、 版圖設計工程師會給 出不同的答案。 算法設計工程師說， IC系統是完成特定功能的硬 件。 架構設計工程師說， IC包括控制、 運算、 存儲 部分。 電路設計工程師說， 這是加法器、 乘法器、 與非門、 運算放大器、 開關電容等的搭配。 第一章 IC系統設計概述 版圖設計工程師說， 它是多邊形組成的集合。 這些答案都對。 如果把它們組合起來， 就是一個較為 完備的答案。 圖1.1給出了一個常見IC系統組成的示例。 在這個 系統中， 包括如下內容： · 數字部分（可能包括微處理器、 控制電路、 數據通路等）； · 模擬部分（可能包括PLL、 A/D、 RF等）； · 連線； · I/O PAD； · 存儲
標簽： ic設計
上傳時間： 2022-02-20
上傳用戶：zhaiyawei
常用4000系列標準數字電路的中文名稱資料 型號 器件名稱 廠牌 備注 CD4000 雙3輸入端或非門+單非門 TI CD4001 四2輸入端或非門 HIT/NSC/TI/GOL CD4002 雙4輸入端或非門 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補對加反相器 NSC CD4008 4位超前進位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門 HIT/TI CD4012 雙4輸入端與非門 NSC CD4013 雙主-從D型觸發器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門 FSC/TI CD4017 十進制計數/分配器 FSC/TI/MOT CD4018 可預制1/N計數器 NSC/MOT CD4019 四與或選擇器 PHI CD4020 14級串行二進制計數/分頻器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八進制計數/分配器 NSC/MOT CD4023 三3輸入端與非門 NSC/MOT/TI CD4024 7級二進制串行計數/分頻器 NSC/MOT/TI CD4025 三3輸入端或非門 NSC/MOT/TI CD4026 十進制計數/7段譯碼器 NSC/MOT/TI CD4027 雙J-K觸發器 NSC/MOT/TI CD4028 BCD碼十進制譯碼器 NSC/MOT/TI CD4029 可預置可逆計數器 NSC/MOT/TI CD4030 四異或門 NSC/MOT/TI/GOL CD4031 64位串入/串出移位存儲器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十進制計數/7段譯碼器 NSC/TI CD4034 8位通用總線寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12級二進制串行計數/分頻器 NSC/MOT/TI CD4041 四同相/反相緩沖器 NSC/MOT/TI CD4042 四鎖存D型觸發器 NSC/MOT/TI CD4043 4三態R-S鎖存觸發器("1"觸發) NSC/MOT/TI CD4044 四三態R-S鎖存觸發器("0"觸發) NSC/MOT/TI CD4046 鎖相環 NSC/MOT/TI/PHI CD4047 無穩態/單穩態多諧振蕩器 NSC/MOT/TI CD4048 4輸入端可擴展多功能門 NSC/HIT/TI CD4049 六反相緩沖/變換器 NSC/HIT/TI CD4050 六同相緩沖/變換器 NSC/MOT/TI CD4051 八選一模擬開關 NSC/MOT/TI
上傳時間： 2022-05-05
上傳用戶：
VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
1.1 數字信號處理技術概述 1.2 FPGA技術 1.2.1 按顆粒度分類 1.2.2 按技術分類 1.2.3 FPL的基準 1.3 DSP的技術要求 1.4 設計實現 1.4.1 FPGA的結構 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產權內核進行設計 1.5 練習第2章 計算機算法 2.1 計算機算法概述 2.2 數字表示法 2.2.1 定點數 2.2.2 非傳統定點數 2.2.3 浮點數 2.3 二進制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進制乘法器 2.5 二進制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設計 2.5.3 陣列除法器 2.6 定點算法的實現 2.7 浮點算法的實現 2.7.1 定點數到浮點數的格式轉換 2.7.2 浮點數到定點數的格式轉換 2.7.3 浮點數乘法 2.7.4 浮點數加法 2.7.5 浮點數除法 2.7.6 浮點數倒數 2.7.7 浮點操作集成 2.7.8 浮點數合成結果 2.8 MAC與SOP 2.8.1 分布式算法基礎 2.8.2 有符號的DA系統 2.8.3 改進的DA解決方案 2.9 利用CORDIC計算特殊函數 2.10 用MAC調用計算特殊函數 2.10.1 切比雪夫逼近 2.10.2 三角函數的逼近 2.10.3 指數函數和對數函數的逼近 2.10.4 平方根函數的逼近 2.11 快速幅度逼近 練習第3章 FIR數字濾波器 3.1 數字濾波器概述 3.2 FIR理論 3.2.1 具有轉置結構的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統第8章 自適應系統第9章 微處理器設計**0章 圖像和視頻處理
上傳時間： 2022-06-11
上傳用戶：
按照結構清晰、層次分明的原則，本書可分為以下幾部分：第一部分為數字電路基礎篇。主要包括第一章。重點介紹了數字電路的一些基礎知識，如數字電路與模擬電路的比較、數字電路的分類、數制與編碼等，它們是分析和理解數字電路的基礎。第二部分為邏輯門和組合邏輯電路篇。主要包括第二章、第三章。重點介紹了兩個方面的內容：一是基本門電路，如分立元件門電路、集成門電路等，它們是組成組合邏輯電路的基本邏輯單元；二是組合邏輯電路，如編碼器、譯碼器、顯示譯碼器、數據選擇器、加法器和數值比較器等，常見的組合電路目前已經制作成集成電路，應用十分廣泛。第三部分為雙穩態觸發器和時序邏輯電路篇。主要包括第四章、第五章。重點介紹了兩個方面的內容：一是雙穩態觸發器電路，如基本RS觸發器、同步觸發器、主從JK觸發器、邊沿觸發器、T型和T型觸發器等；二是時序邏輯電路，簡要分析了時序電路的特點及分類，并對幾種典型的寄存器和計數器作了介紹。第四部分為脈沖波形的產生與整形電路篇。主要包括第六章。重點討論了脈沖的產生和整形。在脈沖振蕩器中，主要介紹在數字系統中最常使用的多諧振蕩器；在整形電路中，主要介紹施密特觸發器和單穩態觸發器。并對一種在脈沖波形的產生和整形電路中應用十分廣泛的多功能集成電路555定時器進行詳細分析。第五部分是存儲器和微控制器篇。主要包括第七章。重點介紹了只讀存儲器、隨機存儲器的結構和原理，并對微處理器的基本結構、工作過程和應用作了簡要分析。第六部分為DAC轉換器和ADC轉換器篇。主要包括第八章。DAC轉換器和ADC轉換器，也就是通常所說的數/模轉換和模/數轉換電路，它們是數字系統不可缺少的組成部分，如用微控制器對生產過程進行控制，就必須首先將被控制的模擬量轉換為數字量，才能送到微控制器系統中去進行運算和處理，然后又需將運算得到的數字量轉換為模擬量，才能實現對被控參數的控制。
標簽： 數字電子技術
上傳時間： 2022-06-24
上傳用戶：jiabin
包括流水燈，交通等、自動售貨機、譯碼器，。比較器、逐級進位和超強進位加法器等等
標簽： fpga
上傳時間： 2022-07-17
上傳用戶：kingwide
VIP專區-嵌入式/單片機編程源碼精選合集系列（84）資源包含以下內容：1. 基于fpga和sopc的用VHDL語言編寫的EDA的PS/2鼠標與VGA控制模塊.2. 基于fpga和sopc的用VHDL語言編寫的EDA的VGA彩條信號顯示控制器.3. 基于fpga和sopc的用VHDL語言編寫的EDA的VGA圖像顯示控制器.4. 基于fpga和sopc的用VHDL語言編寫的EDA的PS/2和VGA控制顯示控制器.5. 基于fpga和sopc的用VHDL語言編寫的EDA的USB控制模塊程序.6. 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統軟硬件設計.7. 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統及其DMA設計俄羅斯方塊游戲機.8. 北京革新公司的2410的看門狗測試程序.9. 基于PHILIPS ARM7的I2C驅動程序.10. rf cc2420開發的PROTEL原理圖 處理器mega128 公司內部資料.11. MP4 AVI CODE AND TFT LCD CODE.12. 鼠標驅動范例.13. 采用CPLD來培植ALTERA公司的CYCLONE系列FPGA.14. DVB系統的SDI數據數據傳輸接口.15. VHDL數字鐘 數字電子鐘 此數字電子鐘具有的功能包括： 1. 計時.16. 這十篇論文主要講述了VXWORKS對外設的控制和通訊.17. 這是語音芯片ISD4004的操作代碼.18. 這是芯片PMC6388的硬件初始化程序.19. 優先級算法以及調度算法中其他的算法。想要下載的朋友可以看看.20. 基于DAM6416開發板的PCI下載程序.21. 基于DAM6416的通過PCI的主機和視頻口的通信程序.22. 基于DAM6416的通過PCI的視頻口和主機的通信程序.23. 自己編制的加法器的verilog程序 希望對大家有所幫助.24. 在win(2000/2003)下面制作CRAMFS映像文件 專門用于嵌入式Linux開發 由于網絡上沒有類似的軟件 索性自己寫了一個 經過測試OK 全部源代碼.25. 51按鍵典型程序 51按鍵典型程序.26. 液晶顯示控制模塊T6963的完整C函數,包括圖形文本方式顯示.27. arm開發板資料CPLD源代碼armcore9.28. G729編碼和解碼的Matlab源程序 調用方法： 1.需要編碼時.29. 我編的遺傳算法matlab程序.30. MPS430ZIGBB PPT文檔 相關介紹 對了解有一定作用.31. 該程序用來測試89C51與IDE硬盤的接口.32. 一個使用PROTEL99設計的一款程控濾波器.33. 2410開發板底板原理圖.34. 大學當中跟別人做的一個東西.35. C8051F350的抗干擾數據采集程序.36. 完整的在Windows下 PCI CAN卡的驅動程序及測試程序.37. 功能：雙字節十六進制小數轉換成雙字節ＢＣＤ碼小數 入口條件：待轉換的雙字節十六進制小數在R2、R3中。 出口信息：轉換后的雙字節ＢＣＤ碼小數仍在R2、R3中。 影響資源：PSW、A、B、R2.38. 浮點數代數值比較（不影響待比較操作數） 入口條件：待比較操作數分別在[R0]和[R1]中。 出口信息：若CY=1.39. 功能：浮點取整函數 入口條件：操作數在[R0]中。 出口信息：結果仍在[R0]中。 影響資源：PSW、A、R2、R3、R4、位PFA 堆棧需求： ６字節.40. 功能：浮點倒數函數 入口條件：操作數在[R0]中。 出口信息：OV=0時.
標簽： 顯微
上傳時間： 2013-04-15
上傳用戶：eeworm
8位相 加乘法器，具有高速，占用資源較少的優點
上傳時間： 2014-08-06
上傳用戶：zhangjinzj
這是個vhdl編寫的16bit的加減法器
上傳時間： 2015-07-01
上傳用戶：許小華
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上傳時間： 2015-09-03
上傳用戶：上善若水
