是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
三位全加器的源代碼，和測試代碼，用Verilog HDL實現的！
標簽： 全加器 源代碼
上傳時間： 2013-12-22
上傳用戶：erkuizhang
8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位
標簽： 進位 8位 加法器
上傳時間： 2016-04-25
上傳用戶：王小奇
8位加法器的實現，非流水線結構，很不錯。我測試過，效率比較高
標簽： 8位 加法器
上傳用戶：bcjtao
可以實現加減乘除校驗的驗證碼，采用Ajax驗證 代碼中有詳細注釋，可以做為學習參照 參照了51ASPX以前的一些驗證碼程序，請使用VS2005SP1打開。
標簽： 減
上傳時間： 2014-02-09
上傳用戶：yt1993410
這是一個好用的MD5的C++類；這個類可以加在控制臺程序中也可用在MFC中， 并且提供了詳細的錯誤處理函數，是一個安全的類。例程是一個MD5的MFC程序，支持字符串和文件兩種輸入。
標簽： MD5 MFC 控制臺 程序
上傳時間： 2013-12-18
上傳用戶：13188549192
加減乘除求24點的游戲,第一次上傳，請大家看看，很好玩的一個游戲，謝謝了
上傳時間： 2016-04-27
上傳用戶：xz85592677
本源碼是利用VB編寫的加邊法矩陣求逆，在測量上廣泛應用
標簽： 源碼 編寫 矩陣求逆
上傳時間： 2013-11-29
上傳用戶：hn891122
這是一個4位全加器，用一個1位半價做的一位全加，然后做成的四位半加。
標簽： 全加器
上傳時間： 2016-04-30
上傳用戶：上善若水
做多位的加減乘，使用偉福，LED 鍵盤，MCS51
上傳用戶：rocketrevenge
蟲蟲下載站版權所有 京ICP備2021023401號-1
