8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位
資源簡介：8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位
上傳時間： 2016-04-25
上傳用戶：王小奇
資源簡介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器
上傳時間： 2016-07-12
上傳用戶：英雄
資源簡介：60進制加法器 本人自己編的，已通過老師檢驗，如有不足之處請多多指教
上傳時間： 2014-01-08
上傳用戶：chenjjer
資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。
上傳時間： 2016-12-29
上傳用戶：lx9076
資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出
上傳時間： 2013-04-24
上傳用戶：x4587
資源簡介：實現簡單十六位加法器及測試程序 的verilog代碼
上傳時間： 2014-08-11
上傳用戶：
資源簡介：32位元浮點數加法器,用于以VHDL編寫的32位元CPU
上傳時間： 2014-12-19
上傳用戶：壞天使kk
資源簡介：用xilinx寫的vhdl乘法器。是二進制的兩位乘法器。里面含有代碼和電路圖。
上傳時間： 2014-01-10
上傳用戶：xiaoyunyun
資源簡介：加法器 可做4BIT的運算 用直接語言撰寫
上傳時間： 2014-01-22
上傳用戶：電子世界
資源簡介：適用于初學者參考的FoxPro進銷存管理系統,包含基本的進銷存模塊.
上傳時間： 2013-12-25
上傳用戶：mhp0114
資源簡介：c#進銷存源碼,一個簡單的進銷存軟件,供大家學習使用
上傳時間： 2014-01-07
上傳用戶：thesk123
資源簡介：勝天進銷存源碼,國產優秀的進銷存，含源代碼，是學習進銷存開發的典型例子
上傳時間： 2017-03-18
上傳用戶：啊颯颯大師的
資源簡介：進制轉換器,很好用的進制轉換器,進制轉換器 ,進制轉換器
上傳時間： 2013-11-26
上傳用戶：wl9454
資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...
上傳時間： 2014-09-06
上傳用戶：han_zh
資源簡介：N位加法器源代碼，通用的，通過xilinx驗證，希望對大家有用。
上傳時間： 2015-06-06
上傳用戶：zhangzhenyu
資源簡介：“四位奇/偶判斷電路”。（當輸入的4位二進制數中有偶數個1時，電路輸出為“1”，燈亮表示。）
上傳時間： 2020-05-19
上傳用戶：sdfghfjmnmbjguy
資源簡介：“四位奇/偶判斷電路”。（當輸入的4位二進制數中有偶數個1時，電路輸出為“1”，燈亮表示。）
上傳時間： 2020-05-19
上傳用戶：sdfghfjmnmbjguy
資源簡介：這是在人工神經網絡中很重要的難點！就是權值的優化問題，我們采用遺傳算法來實現選擇好的權值
上傳時間： 2016-09-22
上傳用戶：風之驕子
資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間： 2013-12-17
上傳用戶：ynwbosss
資源簡介：Verilog寫的 8 位超前進位加法器
上傳時間： 2017-07-01
上傳用戶：hustfanenze
資源簡介：超前進位加法器的設計
上傳時間： 2013-10-19
上傳用戶：shen_dafa
資源簡介：VHDL實現的超前進位加法器
上傳時間： 2015-03-04
上傳用戶：leehom61
資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間： 2015-06-12
上傳用戶：希醬大魔王
資源簡介：十六位超前進位加法器，Verilog HDL
上傳時間： 2015-09-21
上傳用戶：wff
資源簡介：一個超前進位加法器的Verilog實現，內含測試文件，可以綜合，非常有參考價值
上傳時間： 2014-01-04
上傳用戶：stella2015
資源簡介：用Verilog語言實現了一個8bit的超前進位加法器，其中包括測試文件。
上傳時間： 2013-12-19
上傳用戶：alan-ee
資源簡介：超前進位加法器得VHDL實現小點資料代碼
上傳時間： 2016-02-06
上傳用戶：gaojiao1999
資源簡介：兩個4bit超前進位加法器實現8bit加法器
上傳時間： 2016-06-20
上傳用戶：zhaiye
資源簡介：一個超前進位加法器（及其testbench) .v文件
上傳時間： 2013-12-18
上傳用戶：chenbhdt
