背包問(wèn)題是關(guān)於最佳化的問(wèn)題，要解最佳化問(wèn)題可以使用「動(dòng)態(tài)規(guī)劃」（Dynamic programming），從空集合開(kāi)始，每增加一個(gè)元素就先求出該階段的最佳解，直到所有的元素加入至集合中，最後得到的就是最佳解。 以背包問(wèn)題為例，我們使用兩個(gè)陣列value與item，value表示目前的最佳解所得之總價(jià)，item表示最後一個(gè)放至背包的水果，假設(shè)有負(fù)重量 1～8的背包8個(gè)，並對(duì)每個(gè)背包求其最佳解
標(biāo)簽：
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：aix008
本書(shū)分為上篇、中篇和下篇三個(gè)部分，上篇為Windows CE結(jié)構(gòu)分析，中篇為Windows CE情景分析，下篇為實(shí)驗(yàn)手冊(cè)。每一篇又劃分為若 干章。上篇包含有引言，Windows CE體系結(jié)構(gòu)，處理 器排程，儲(chǔ)存管理 ，檔案系統(tǒng)和設(shè)備管理 等六 章。中篇包含有系統(tǒng)初始化，處理 器排程過(guò)程，分頁(yè)處理 ，檔案處理 和驅(qū)動(dòng)器載入等五章。下篇包含有Windows CE應(yīng)用程式開(kāi)發(fā)，Windows CE系統(tǒng)開(kāi)發(fā)，評(píng)測(cè)與總結(jié)以及實(shí)習(xí)等四章。 上篇的重點(diǎn)在於分析Windows CE kernel的結(jié)構(gòu)以及工作原理 。這個(gè)部分是掌握Windows CE作業(yè)系統(tǒng)的基礎(chǔ)。 中篇重點(diǎn)在於分析Windows CE kernel的實(shí)際運(yùn)行 過(guò)程。如果說 上篇是從靜態(tài)的角度 分析Windows CE kernel，那麼中篇?jiǎng)t是試圖從動(dòng)態(tài)的角度 給讀 者一個(gè)有關(guān)Windows CE kernel的描述。希望讀 者能夠通過(guò)對(duì)中篇的閱讀 理 解，在頭腦中形成有關(guān)Windows CE kernel的多方位的運(yùn)作情景。 下篇著重於有關(guān)Windows CE的應(yīng)用。對(duì)理 論 的掌握最終要應(yīng)用到實(shí)務(wù)中。
標(biāo)簽： 分
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：FreeSky
使用C#程式語(yǔ)言開(kāi)發(fā)，並執(zhí)行於.NET Framework下；是研習(xí)「蟻拓尋優(yōu)法」不可或缺的軟體工具。系統(tǒng)使用ACO (Ant Colony Optimization)演算公式模擬螞蟻的覓食行徑抉擇。使用者可以設(shè)定費(fèi)洛蒙和食物氣味強(qiáng)度等相關(guān)參數(shù)以及動(dòng)態(tài)設(shè)定障礙物的位置和形狀，研習(xí)螞蟻覓食的最短路徑形成過(guò)程。研習(xí)各種參數(shù)設(shè)定對(duì)螞蟻覓食行為的影響，了解費(fèi)落蒙機(jī)制對(duì)蟻拓尋優(yōu)化法的影響。本系統(tǒng)可支援柔性計(jì)算教學(xué)，研習(xí)蟻拓優(yōu)化法中人工螞蟻的隨機(jī)搜尋模式和啟發(fā)式法則設(shè)計(jì)原理。
標(biāo)簽： 程式
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：anng
在 Java EE 的藍(lán)圖中，JSP Servlet是屬於Web層技術(shù)，JSP與Servlet是一體的兩面，您可以使用單獨(dú)一項(xiàng)技術(shù)來(lái)解決動(dòng)態(tài)網(wǎng)頁(yè)呈現(xiàn)的需求，但最好的方式是取兩者的長(zhǎng)處，JSP是網(wǎng)頁(yè)設(shè)計(jì)人員導(dǎo)向的，而Servlet是程式設(shè)計(jì)人員導(dǎo)向的，釐清它們之間的職責(zé)可以讓兩個(gè)不同專(zhuān)長(zhǎng)的團(tuán)隊(duì)彼此合作，並降低相互間的牽制作用。
上傳時(shí)間： 2016-11-15
上傳用戶(hù)：sxdtlqqjl
pb開(kāi)發(fā)soket所需要的一個(gè)關(guān)鍵動(dòng)態(tài)庫(kù)，我找了很久的，現(xiàn)在份享一下-pb socket dll
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：refent
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：cjf0304
留言格式新穎。界面美觀，典雅。查看qq,icq資料。設(shè)置面板可設(shè)置參數(shù)。按月份銷(xiāo)毀留言。斑竹回復(fù)且送信給作者。留言和回復(fù)可以選擇肖像，也可以自填。
標(biāo)簽：
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：waizhang
一個(gè)很好用的 lcd 時(shí)鐘程序 C語(yǔ)言 #include<reg51.h> #include<stdio.h> //定義計(jì)時(shí)器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時(shí)間 #define DB_VAL //定義設(shè)置模式的最大時(shí)間間隔 #define TIMEOUT 200 //定義游標(biāo)位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標(biāo)簽： include define RELOAD stdio
上傳時(shí)間： 2014-12-19
上傳用戶(hù)：zukfu
eVC開(kāi)發(fā)環(huán)境， 功能： 對(duì)WinCE中的字體進(jìn)行調(diào)整， 實(shí)現(xiàn)動(dòng)態(tài)改變字形
標(biāo)簽： eVC
上傳時(shí)間： 2016-02-06
上傳用戶(hù)：busterman
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
